一种时钟信号电平位移电路制造技术

本实用新型专利技术公开了一种时钟信号电平位移电路,包括MOS开关电路和工作电路，所述工作电路包括一个或多个实现电平位移的负载驱动电路，所述MOS开关电路分别与每个负载驱动电路连接，并且负载驱动电路所接负载的等效电容不会对MOS管开关电路产生影响。本实用新型专利技术提供了一种时钟信号电平位移电路，将MOS管开关电路和驱动负载的工作电路进行分离，使得在实现电平位移的同时，也能够避免负载中等效电容对MOS管开关电路的影响，整个时钟信号的电平位移电路工作更加稳定。

【技术实现步骤摘要】

本技术涉及一种时钟信号电平位移电路。
技术介绍
在多电源模拟信号处理电路中，常需要对时钟控制信号进行电平位移，以实现对不同共模电平的模拟信号的控制，如图1所示，在常规的电平位移电路中，利用两个电容电平位移电容C10、C20和两个MOS管M10、M20，再结合倒相器构成电平位移电路，将负载的一端直接接到电容C20与M20漏极的公共端，负载的另一端接地，来实现电平的位移，但是，在负载Cload的等效电容较大时，会存在与电容C20进行分压的情况，导致电容C20与M20漏极的公共端电平幅度降低，M1管导通效果不好，严重情况下出现导通不了情况，使得电路失效。
技术实现思路
本技术的目的在于克服现有技术的不足，提供一种时钟信号电平位移电路。本技术的目的是通过以下技术方案来实现的：一种时钟信号电平位移电路，包括MOS开关电路和工作电路，所述工作电路包括一个或多个实现电平位移的负载驱动电路，所述MOS开关电路分别与每个负载驱动电路连接；所述的MOS开关电路包括第一MOS管、第二MOS管、第一电容、第二电容和倒相器；第一MOS管和第二MOS管的源极均与第一电平端连接；第一MOS管的栅极与第二MOS管的漏极连接，第一MOS管的漏极与第二MOS管的栅极连接；第一MOS管的漏极还通过第一电容与时钟信号端连接；所述倒相器的输入端与时钟信号端连接，倒相器的输出端通过第二电容与第二MOS管的漏极连接；所述负载驱动电路包括第三MOS管和第三电容；所述第三MOS管的源极与驱动电平端连接，第三MOS管的栅极与第一MOS管的漏极连接，第三MOS管的漏极通过第三电容与倒相器的输出端连接。所述负载驱动电路中，由第三MOS管的漏极与第三电容的公共端输出位移后的电平，供负载工作，第三MOS管M3的漏极与第三电容C3的公共端连接负载的第一端，负载的第二端接地。所述工作电路中包括多个负载驱动电路时，每个负载驱动电路相同。所述工作电路中包括多个负载驱动电路时，每个负载驱动电路连接不同的驱动电平端。本技术的有益效果是：本申请将MOS管开关电路和驱动负载的工作电路进行分离，使得在实现电平位移的同时，也能够避免负载中等效电容对MOS管开关电路的影响，整个时钟信号的电平位移电路工作更加稳定。附图说明图1为常规电平位移电路的原理图；图2为本技术实施例一的电路原理图；图3为实施例一中电平位移效果图；图4为本技术实施例二的电路原理图；图5为本技术实施例二的电平位移效果图。具体实施方式下面结合附图进一步详细描述本技术的技术方案，但本技术的保护范围不局限于以下所述。一种时钟信号电平位移电路，包括MOS开关电路和工作电路，所述工作电路包括一个或多个实现电平位移的负载驱动电路，所述MOS开关电路分别与每个负载驱动电路连接；所述的MOS开关电路包括第一MOS管M1、第二MOS管M2、第一电容C1、第二电容C2和倒相器F；第一MOS管M1和第二MOS管M2的源极均与第一电平端V1连接；第一MOS管M1的栅极与第二MOS管M2的漏极连接，第一MOS管M1的漏极与第二MOS管M2的栅极连接；第一MOS管M1的漏极还通过第一电容C1与时钟信号端CLK连接；所述倒相器F的输入端与时钟信号端CLK连接，倒相器F的输出端通过第二电容C2与第二MOS管M2的漏极连接；所述负载驱动电路包括第三MOS管M3和第三电容C3；所述第三MOS管M3的源极与驱动电平端连接，第三MOS管M3的栅极与第一MOS管M1的漏极连接，第三MOS管M3的漏极通过第三电容C3与倒相器F的输出端连接。所述负载驱动电路中，由第三MOS管M3的漏极与第三电容C3的公共端输出位移后的电平，供负载工作，第三MOS管M3的漏极与第三电容C3的公共端连接负载的第一端，负载的第二端接地。如图2所示,在本技术的实施例一中，当工作电路包括一个负载驱动电路时，形成单电平位移电路。如图3所示，在本申请的实施例一中，时钟信号端CLK输入时钟信号电平为0~VDD1，倒相器的电源为VDD1，倒相器输出电平为0~VDD1将时钟信号位移到V1~VDD1+V1电压位置，得到的信号为S1和S2，再用S1这个电压信号驱动M3开关管，实现负载驱动电路输出信号S3的位移，S3信号位移到V2~VDD1+V2电压位置，由于，负载驱动电路与MOS管开关电路分开，故负载的等效电容不会影响到MOS管开关电路的启动。在实施例一中，第一电容C1要求驱动的M2/M3的尺寸是很小的，因此C1的值也小，具体的值设计满足条件C1>(VT*(CS1))/(VDD1-VT)；在这里VT为MOS器件的阈值电压，CS1为包括M1的Cds（源漏电容）电容，M2/M3的gate电容，版图后还有寄生电容，C1的值还需要设置得更大；第二电容C2要求驱动M1，因此C2需要满足条件C2>(VT*(CS2))/(VDD1-VT)，在这里VT为M1的阈值电压，CS1为包括M1的栅电容，M2的Cds电容，版图后还有寄生电容，C2的值还需要设置的更大。如图3所示，理论上，在合理的情况下，S3信号位移到V2~VDD1+V2电压位置。但实际上，电容C3，要求驱动Cload(在这里Cload为负载电路的等效电容)，在这里输出信号幅度VX=(C3*VDD1)/(C3+CS3+Cload)；C3的设置需要满足负载时钟信号幅度的要求，若要求输出的信号幅度要求为VX，那么要求C3>(VX*(CS3+Cload))/(VDD1-VX)；也可以通过调节C3的设置实现不同输出幅度的要求，以限制S3限号的最高电平。由于MOS开关M1/M2/M3，在这里要求满足电荷泄露的补偿要求，电荷泄露时很小的，M1/M2/M3的尺寸可以做的很小。如图4所示，在本申请的实施例二中，当工作电路包括多个负载驱动电路时，形成多电平位移电路；每个负载驱动电路都是相同的，同时，每个负载驱动电路连接不同电平的驱动电平端。不同的负载驱动电路，由驱动电平端控制，得到不同的电平位移结果，以供给对应的负载工作，电平位移结果如图5所示，可以看出，其中一个负载驱动电路接驱动电平端电平为V2时，电平位移到V2~VDD1+V2，得到信号s3驱动相应负载工作；另一个负载驱动电路接驱动电平端为Vn时，电平位移到Vn~VDD1+Vn，得到信号sn，驱动对应负载工作。本文档来自技高网...

【技术保护点】
一种时钟信号电平位移电路，其特征在于：包括MOS开关电路和工作电路，所述工作电路包括一个或多个实现电平位移的负载驱动电路，所述MOS开关电路分别与每个负载驱动电路连接；所述的MOS开关电路包括第一MOS管、第二MOS管、第一电容、第二电容和倒相器；第一MOS管和第二MOS管的源极均与第一电平端连接；第一MOS管的栅极与第二MOS管的漏极连接，第一MOS管的漏极与第二MOS管的栅极连接；第一MOS管的漏极还通过第一电容与时钟信号端连接；所述倒相器的输入端与时钟信号端连接，倒相器的输出端通过第二电容与第二MOS管的漏极连接；所述负载驱动电路包括第三MOS管和第三电容；所述第三MOS管的源极与驱动电平端连接，第三MOS管的栅极与第一MOS管的漏极连接，第三MOS管的漏极通过第三电容与倒相器的输出端连接。

【技术特征摘要】
1.一种时钟信号电平位移电路，其特征在于：包括MOS开关电路和工作电路，所述工作电路包括一个或多个实现电平位移的负载驱动电路，所述MOS开关电路分别与每个负载驱动电路连接；所述的MOS开关电路包括第一MOS管、第二MOS管、第一电容、第二电容和倒相器；第一MOS管和第二MOS管的源极均与第一电平端连接；第一MOS管的栅极与第二MOS管的漏极连接，第一MOS管的漏极与第二MOS管的栅极连接；第一MOS管的漏极还通过第一电容与时钟信号端连接；所述倒相器的输入端与时钟信号端连接，倒相器的输出端通过第二电容与第二MOS管的漏极连接；所述负载驱动电路包括第三MOS管和第三电容；所述第三MOS管的源极与...

【专利技术属性】
技术研发人员：蒋奇，谭昭禹，
申请(专利权)人：成都博思微科技有限公司，
类型：新型
国别省市：四川;51