一种基于FPGA的可重构多通道数字下变频系统技术方案

本实用新型专利技术提供一种基于FPGA的可重构多通道数字下变频系统，所述系统包括依次相连的IQ信号生成链路、混频链路、降频模块以及半带滤波器组件，所述IQ信号生成链路的输出端包括I信号输出端和Q信号输出端；所述混频链路包括与所述I信号输出端和所述Q信号输出端分别相连的第一乘法器和第二乘法器，所述第一乘法器和所述第二乘法器均与DDS相连，所述混频链路的输出端输出差频信号与和频信号；所述降频模块可重构为积分梳状CIC滤波器或者多项抽取滤波器，所述半带滤波器组件包括级联的第一半带滤波器和第二半带滤波器。本实用新型专利技术提供的一种基于FPGA的可重构多通道数字下变频系统，能够简化系统架构的体积，并且减少系统架构所需的资源。

【技术实现步骤摘要】

本技术涉及信号处理
，尤其涉及一种基于FPGA的可重构多通道数字下变频系统。
技术介绍
在电子系统中，传输的电磁信号其调制解调方式、传输协议、工作频段和宽带等存在很大的差异，同时针对传输的电磁信号有意或无意的干扰给信号的接收和抗干扰也带来了巨大的挑战，飞速发展的现代通信系统也要求接收机可以处理来自多频段不同调制方式及协议下的信号，因此解决不同系统之间信息传递的互通性、兼容性以及最大限度完成多波段、多模式下的信号接收成为研究的热点。当前，为了实现对多波段、多模式下的信号进行接收，往往采用多通道的系统架构。然而多通道的系统架构中，每个通道均需要设置独立的信号处理模块，这样就使得多通道的系统架构体积比较庞大，并且会造成资源的严重浪费。
技术实现思路
本技术的目的在于提供一种基于FPGA的可重构多通道数字下变频系统，能够简化系统架构的体积，并且减少系统架构所需的资源。为实现上述目的，本技术提供了一种基于FPGA的可重构多通道数字下变频系统，所述系统包括依次相连的IQ信号生成链路、混频链路、降频模块以及半带滤波器组件，其中：所述IQ信号生成链路的输入端输入回波信号，所述IQ信号生成链路的输出端包括I信号输出端和Q信号输出端；所述混频链路包括与所述I信号输出端和所述Q信号输出端分别相连的第一乘法器和第二乘法器，所述第一乘法器和所述第二乘法器均与直接数字频率合成器DDS相连，所述混频链路的输出端输出差频信号与和频信号；所述降频模块可重构为积分梳状CIC滤波器或者多项抽取滤波器，所述半带滤波器组件包括级联的第一半带滤波器和第二半带滤波器。进一步地，所述积分梳状CIC滤波器包括4级级联、50倍抽取的CIC滤波器。进一步地，所述多项抽取滤波器包括5倍抽取的多项抽取滤波器。进一步地，所述IQ信号生成链路包括依次相连的回波信号接收天线、带通滤波器、巴伦、IQ解调器、滤波组件、数字化组件以及下变频组件，其中，所述IQ解调器还与本振信号相连，所述IQ解调器的输出端包括I通道和Q通道，所述I通道和Q通道的信号通过所述滤波组件、数字化组件以及下变频组件分别生成I信号和Q信号。本技术通过IQ信号生成链路，可以生成中频的I信号和Q信号。通过将I信号和Q信号分别通过混频链路进行混频处理，从而可以得到差频信号和和频信号。所述差频信号和和频信号通过可重构的降频模块以及半带滤波器组件，从而可以得到下变频之后的第一下变频信号和第二下变频信号。在本技术中可以通过单通道的可重构特性，实现多通道信号的生成，从而简化了系统架构的体积，并且减少了系统架构所需的资源。附图说明图1为本技术提供的一种基于FPGA的可重构多通道数字下变频系统的框架图；图2为本技术中IQ信号生成链路的结构示意图。具体实施方式为了使本
的人员更好地理解本申请中的技术方案，下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施方式，都应当属于本申请保护的范围。图1为本技术提供的一种基于FPGA的可重构多通道数字下变频系统的框架图。如图1所示，所述系统可以包括依次相连的IQ信号生成链路、混频链路、降频模块以及半带滤波器组件，其中：所述IQ信号生成链路的输入端可以输入回波信号，所述IQ信号生成链路的输出端包括I信号输出端和Q信号输出端。具体地，请参阅图2，在本实施方式中，所述IQ信号生成链路包括依次相连的回波信号接收天线11、带通滤波器12、巴伦13、IQ解调器14、滤波组件15、数字化组件16以及下变频组件17，其中，所述巴伦13可以将单端不平衡的回波信号变为差分平衡信号，所述差分平衡信号从而可以输入IQ解调器14。所述IQ解调器14还与本振信号18相连，所述IQ解调器14的输出端包括I通道141和Q通道142，所述I通道141和Q通道142的信号通过所述滤波组件15、数字化组件16以及下变频组件17分别生成I信号和Q信号。在本实施方式中，所述I信号和Q信号的频率均可以为5MHz。在本实施方式中，所述混频链路包括与所述I信号输出端和所述Q信号输出端分别相连的第一乘法器21和第二乘法器22，所述第一乘法器21和所述第二乘法器22均与直接数字频率合成器DDS相连，所述混频链路的输出端输出差频信号与和频信号。在本实施方式中，所述DDS可以合成频率为4.95MHz的正弦信号和余弦信号。所述第一乘法器21可以将所述I信号与直接数字频率合成器DDS输出的正弦信号进行混频，从而得到频率为9.95MHz的和频信号。所述第二乘法器22可以将所述Q信号与直接数字频率合成器DDS输出的余弦信号进行混频，从而得到频率为0.05MHz的差频信号。在本实施方式中，所述和频信号和差频信号可以通过可重构的降频模块和半带滤波器组件，从而得到第一下变频信号和第二下变频信号。具体地，所述降频模块可重构为积分梳状CIC滤波器31或者多项抽取滤波器32，所述半带滤波器组件包括级联的第一半带滤波器41和第二半带滤波器42。在本实施方式中，考虑到CIC滤波器41本身包含有乘法器，适合高数据率的处理，完成较大倍数的抽取。但单个CIC滤波器的最大旁瓣衰减为-13.46dB，达不到实际使用要求，级联过多会引起阻带衰减增加，因而在本实施方式中可以采用4级级联，50倍抽取的CIC滤波器，接着通过两个半带滤波器输出频率为0.025MHz的第一下变频信号。在本实施方式中，由于CIC滤波器存在很大的通带衰减，并且第二下变频信号的抽取倍数需求也比较小，因此在生成第二下变频信号时，可以将所述降频模块重构为5倍抽取的多项抽取滤波器，之后经过两个半带滤波器从而可以输出频率为0.25MHz的第二下变频信号。在本实施方式中，可以选用Xilinx公司的系统建模工具SystemGeneratorforDSP来对本技术的系统进行仿真。该工具扩展了MathWorks公司的Matlab/Similink平台，提供了数字信号处理(DSP)建模环境，同时能将数字信号处理系统转化为可靠的硬件，实现抽象算法与FPGA之间的转换。在Systemgenerator整体仿真结束后，可以生成硬件协同仿真模块，硬件采用kintex7XC7K325T目标板，内嵌840个DSP48E模块，第一下变频信号对应的通道所需的资源如表1所示，从表1中可以看出，第一下变频信号对应的通道对DSP需求较大，kintex7目标板满足需求。表1第一下变频信号对应的通道需求资源资源名称SliceLUTRAMDSP48E已用资源7092011248第二下变频信号对应的通道所需的资源可以如表2所示：表2第二下变频信号对应的通道需求资源资源名称SliceLUTRAMDSP48E已用资源17201062218如表2所示，与第一下变频信号对应的通道相比，第二下变频信号对应的通道的DSP数目减少，Slice个数增多。在本实施方式中，为减少硬件消耗，选用部分重构的方式。其中DDS和第一乘法器、第二乘法器可以作为静态模块，通道中的降频模块和半带滤波器组件可以作为动态可重构模块本文档来自技高网...

【技术保护点】
一种基于FPGA的可重构多通道数字下变频系统，其特征在于，所述系统包括依次相连的IQ信号生成链路、混频链路、降频模块以及半带滤波器组件，其中：所述IQ信号生成链路的输入端输入回波信号，所述IQ信号生成链路的输出端包括I信号输出端和Q信号输出端；所述混频链路包括与所述I信号输出端和所述Q信号输出端分别相连的第一乘法器和第二乘法器，所述第一乘法器和所述第二乘法器均与直接数字频率合成器DDS相连，所述混频链路的输出端输出差频信号与和频信号；所述降频模块可重构为积分梳状CIC滤波器或者多项抽取滤波器，所述半带滤波器组件包括级联的第一半带滤波器和第二半带滤波器。

【技术特征摘要】
1.一种基于FPGA的可重构多通道数字下变频系统，其特征在于，所述系统包括依次相连的IQ信号生成链路、混频链路、降频模块以及半带滤波器组件，其中：所述IQ信号生成链路的输入端输入回波信号，所述IQ信号生成链路的输出端包括I信号输出端和Q信号输出端；所述混频链路包括与所述I信号输出端和所述Q信号输出端分别相连的第一乘法器和第二乘法器，所述第一乘法器和所述第二乘法器均与直接数字频率合成器DDS相连，所述混频链路的输出端输出差频信号与和频信号；所述降频模块可重构为积分梳状CIC滤波器或者多项抽取滤波器，所述半带滤波器组件包括级联的第一半带滤波器...

【专利技术属性】
技术研发人员：钟雪燕，李春英，丁民豆，张纯伟，李志明，许鹤，
申请(专利权)人：南京铁道职业技术学院，
类型：新型
国别省市：江苏;32