一种译码方法及装置制造方法及图纸

本发明专利技术实施例公开了一种译码方法，包括：在译码的前半窗阶段读取译码的输入数据，并对读取的输入数据进行处理，得到处理结果；在译码的后半窗阶段将所述处理结果进行译码，得到译码结果；根据所述译码结果确认译码结束时，封装并输出译码结果；本发明专利技术实施例还公开了一种译码装置。

【技术实现步骤摘要】

本专利技术涉及无线通信
，尤其涉及一种译码方法及装置。
技术介绍
无线通信中，2G制式、3G制式、与4G制式，乃至将来的5G制式将长期共存，用于满足不同用户的不同需求；因此，无线通信设备的多模化是无线通信设备发展的必然趋势。Turbo作为一种信道编码技术，广泛应用与3G制式和4G制式的无线通信系统；Turbo编码器的编码原理示意图，如图1所示，Turbo编码器将两个简单分量编码器通过伪随机交织器并行级联来构造具有伪随机特性的长码，以最大限度地提高数据的随机性和单位比特的信息量，使其容量更接近于香农理论的极限，在信噪比较低的高噪声环境下性能更优越，并且具有更强的抗衰落和抗干扰能力。Turbo译码器通过在两个软入/软出译码器之间进行多次迭代实现伪随机译码；Turbo译码器的译码原理示意图，如图2所示，两个译码器MAP0和MAP1组成一个循环迭代结构，在外部信息的作用下，一定信噪比的误比特率将随着循环次数的增加而降低，置信度也逐步增加；同时，由于外部信息的相关性也随着译码次数的增加而逐渐增加，从而外部信息所提供的纠错能力也随之减弱，在一定的循环次数之后，Turbo译码器的译码性能将不再提高。Turbo译码器不仅采用迭代循环过程，而且采用的算法不仅要能够对每比特进行译码，还要伴随着译码给出每比特译出的先验信息；因此，Turbo译码器具有实现复杂的缺点；这里，MAP1为进行交织处理的解码器，MAP0为进行非交织处理的解码器。3G制式和4G制式采用的Turbo算法唯一的不同就在于交织器，交织器的实现通常通过控制访问数据的地址来完成；3G制式采用的多级(MIL)交织器，通过构造RxC矩阵、进行行内置换和行间置换等多级步骤来实现，其地址毫无规律性，并行操作的可能性小；而4G制式采用基于二次多项式置换(QPP)交织器，地址的规律性强，可以实现无冲突访问，并且操作简便。同时，由于3G制式和4G制式采用的关键技术不同，导致其干扰类型和干扰抵消的目标有所不同；3G制式为保证可靠性，通常采用硬比特干扰抵消算法，不需要输出软符号；而4G制式为了获取更大的增益，通常采用软符号干扰抵消算法，这样在Turbo译码的过程中需要缓存软符号信息，以便输出到外部模块做干扰抵消。为提高系统吞吐率，3G制式和4G制式通常采用基4的Turbo译码算法，即每时刻译码产生4比特的数据；但由于3G制式和4G制式在采用的交织器算法方面的差异，直接影响到其译码实现所采用的方式以及存储空间的开销；译码实现方式，如图3所示：对于4G制式，由于交织的规律性，Turbo译码器可以方便的分并行处理单元(PU)并行、分串行处理单元(WIN)串行；而对于3G制式，由于交织的无规律性，MAP1仅能分WIN串行。传统MAP流水线，如图4所示，对于MP0，由于后半窗需要读写LE，故存在读写LE冲突；而对于MAP1，除读写LE冲突外，3G制式由于交织地址的冲突性，还存在4比特的读冲突和写冲突；因此，现有技术中多模Turbo译码器的实现架构，如图5所示：通过前窗缓存、后窗使用的方式来解决后半窗的读写LE冲突；通过4份拷贝的方式来解决3G支持的4比特读冲突和写冲突；但是，该方法由于不能充分共享4G制式软符号的存储资源，从而导致存储资源开销比较大。同时，Turbo译码器为提高译码性能，通常采用一定大小的重叠窗(overlap)，通过固定默认初始值的方法来训练序列，从而提高译码的精度和正确性；采用固定默认初始值，重叠窗至少需要16才能满足译码的一般性能需求。这极大地增加了资源的无用开销。由此可见，传统的Turbo译码器由于交织器的差异，4G并行和3G串行，存储资源受限于3G，逻辑资源受限于4G，资源共享不充分，从而导致资源利用率低，整体硬件开销和功耗都大。对于3G制式，由于没有充分利用逻辑资源，导致系统吞吐率也低。
技术实现思路
有鉴于此，本专利技术实施例期望提供一种译码方法及装置，能够提高资源利用率和吞吐率，降低系统开销和功耗。本专利技术实施例的技术方案是这样实现的：本专利技术实施例提供了一种译码方法，所述方法包括：在译码的前半窗阶段读取译码的输入数据，并对读取的输入数据进行处理，得到处理结果；在译码的后半窗阶段将所述处理结果进行译码，得到译码结果；根据所述译码结果确认译码结束时，封装并输出译码结果。上述方案中，所述确认接收的外部数据为前半窗数据之前，所述方法还包括：接收译码参数包，根据所述译码参数包获取译码参数；接收译码的输入数据，根据由所述译码参数计算得到的补零个数PadNum对所述输入数据进行处理，并存储处理后的数据。上述方案中，所述读取译码的输入数据，包括：对于3G制式，在对所述译码的输入数据进行交织处理阶段的第一个窗，先读取两组译码的输入数据，在前半窗阶段，再读取两组译码的输入数据，获取四组译码的输入数据；或，对于3G制式，在对所述译码的输入数据进行非交织处理阶段直接读取四组译码的输入数据；或对于4G制式，在对所述译码的输入数据进行非交织处理阶段及在对所述译码的输入数据进行交织处理阶段，均直接读取四组译码的输入数据。上述方案中，所述对读取的输入数据进行处理，得到译码结果，包括：对读取的输入数据进行gamma计算，得到gamma值。上述方案中，所述将所述处理结果进行译码，包括：对所述gamma值进行前后向碰撞计算，得到硬比特信息、先验信息、及软符号信息。本专利技术实施例还提供了一种译码装置，所述装置包括：第一处理模块、译码模块、和输出模块；其中，所述第一处理模块，用于在译码的前半窗阶段读取译码的输入数据，并对读取的输入数据进行处理，得到处理结果；所述译码模块，用于在译码的后半窗阶段将所述处理结果进行译码，得到译码结果；所述输出模块，用于根据所述译码结果确认译码结束时，封装并输出译码结果。上述方案中，所述装置还包括：第二处理模块，用于接收译码参数包，根据所述译码参数包获取译码参数；接收译码的输入数据，根据由所述译码参数计算得到的补零个数PadNum对所述输入数据进行处理，并存储处理后的数据。上述方案中，所述第一处理模块，具体用于对于3G制式，在对所述译码的输入数据进行交织处理阶段的第一个窗，先读取两组译码的输入数据，在前半窗阶段，再读取两组译码的输入数据，获取四组译码的输入数据；或，对于3G制式，在对所述译码的输入数据进行非交织处理阶段直接读取四组译码的输入数据；或对于4G制式，在对所述译码的输入数据进行非交织处理阶段及在对所述译码的输入数据进行交织处理阶段，均直接读取四组译码的输入数据。上述方案中，所述第一处理模块，具体用于对读取的输入数据进行gamma计算，得到gamma值。上述方案中，所述译码模块，具体用于对所述gamma值进行前后向碰撞计算，得到硬比特信息、先验信息、及软符号信息。本专利技术实施例所提供的译码方法及装置，在译码的前半窗阶段，读取译码的输入数据，并对读取的输入数据进行处理，得到处理结果；在译码的后半窗阶段，将所述处理结果进行译码，得到译码结果；根据所述译码结果确认译码结束时，封装并输出译码结果；如此，可通过前半窗阶段的读数据与后半窗阶段的写数据分离，解决了读写冲突的问题，降低了资源的功耗；同时通过对译码的输入数据进行数据对齐，将3GMAP0、4G本文档来自技高网...

【技术保护点】
一种译码方法，其特征在于，所述方法包括：在译码的前半窗阶段读取译码的输入数据，并对读取的输入数据进行处理，得到处理结果；在译码的后半窗阶段将所述处理结果进行译码，得到译码结果；根据所述译码结果确认译码结束时，封装并输出译码结果。

【技术特征摘要】
1.一种译码方法，其特征在于，所述方法包括：在译码的前半窗阶段读取译码的输入数据，并对读取的输入数据进行处理，得到处理结果；在译码的后半窗阶段将所述处理结果进行译码，得到译码结果；根据所述译码结果确认译码结束时，封装并输出译码结果。2.根据权利要求1所述的方法，其特征在于，所述确认接收的外部数据为前半窗数据之前，所述方法还包括：接收译码参数包，根据所述译码参数包获取译码参数；接收译码的输入数据，根据由所述译码参数计算得到的补零个数PadNum对所述输入数据进行处理，并存储处理后的数据。3.根据权利要求1或2所述的方法，其特征在于，所述读取译码的输入数据，包括：对于3G制式，在对所述译码的输入数据进行交织处理阶段的第一个窗，先读取两组译码的输入数据，在前半窗阶段，再读取两组译码的输入数据，获取四组译码的输入数据；或，对于3G制式，在对所述译码的输入数据进行非交织处理阶段直接读取四组译码的输入数据；或，对于4G制式，在对所述译码的输入数据进行非交织处理阶段及在对所述译码的输入数据进行交织处理阶段，均直接读取四组译码的输入数据。4.根据权利要求1或2所述的方法，其特征在于，所述对读取的输入数据进行处理，得到译码结果，包括：对读取的输入数据进行gamma计算，得到gamma值。5.根据权利要求4所述的方法，其特征在于，所述将所述处理结果进行译码，包括：对所述gamma值进行前后向碰撞计算，得到硬比特信息、先验信息、及软
\t符号信息。6.一种译码装...

【专利技术属性】
技术研发人员：王华勇，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：广东;44