移位寄存器及OLED显示器驱动电路制造技术

本发明专利技术主要是关于显示器领域，更确切地说，是涉及到一种用于阵列基板行驱动电路及相关的显示装置和涉及到由基本的驱动电路构成的多级移位寄存器，通过在多级驱动模块中，将任意一级驱动模块的输出信号同时作为与其相邻的上一级驱动模块的重置信号和作为与其相邻的下一级驱动模块的输入信号，由多级驱动模块对应产生的多个输出信号的集合构成一系列非交叠的时序脉冲信号。

【技术实现步骤摘要】

本专利技术主要是关于显示器领域，更确切地说，是涉及到一种用于阵列基板行驱动电路及相关的显示装置和涉及到由基本的驱动电路构成的多级移位寄存器。
技术介绍
在较为传统的现有技术中，随着业界将无源矩阵有机发光二极管PMOLED广泛的应用在显示器，如果试图增加显示器的面板尺寸来迎合消费者的需求，则需要使单个像素的驱动时间变得更短，就会相应要求增大瞬态电流，但功耗和ITO走线上的压降都变大，降低了显示的工作效率。作为另一些较佳的显示替代方案，业界还设计了有源矩阵有机发光二极管AMOLED通过开关管逐行扫描输入OLED电流，能够很好的解决该等问题。以及应用的AMOLED由于具有高亮度和宽视角、快响应速度等优势，越来越广泛的被高性能显示装置采用。阵列基板行驱动电路GOA是将栅极开关电路集成在一个阵列基板上，从而实现驱动电路的高度集成。图1是现有技术的典型的GOA电路设计方案，整体上主要由7个薄膜型的TFT晶体管也即由图示的PMOS晶体管M10～M16构成，并且还包括2个电容C10～C20，主要问题在于该GOA电路使用的晶体管数量过多导致其所用的版图空间变大，这显然无法满足显示器的较窄边框设计需求，况且晶体管数量过多也使良率大幅度降低，本专利技术在后文中将介绍设计总晶体管采用数量更少的驱动电路，来避免这些问题。
技术实现思路
为了解决上述技术问题，本申请提供了一种移位寄存器，包括多级驱动模块，其中：本级驱动模块的输出信号同时作为所述本级驱动模块的上一级驱动模块的复位信号和所述本级驱动模块的下一级驱动模块的输入信号；每个所述驱动模块均具有第一时钟控制端和第二时钟控制端，在前后相邻的驱动模块中，前一级驱动模块的第一时钟控制端由一个第一时钟信号所驱动，且所述前一级驱动模块的第二时钟控制端由与所述第一时钟信号反相的一个第二时钟信号的所驱动，后一级驱动模块的第一时钟控制端由所述第二时钟信号所驱动，且所述后一级驱动模块的第二时钟控制端由所述第一时钟信号所驱动。作为一个优选的实施例，上述的移位寄存器中：每个所述驱动模块皆包括第一节点、第二节点、第一晶体管、第二晶体管、第三晶体管和第四晶体管，且每个晶体管均具有第一端、第二端和控制端；其中，所述第一晶体管的第二端和所述第二晶体管的第一端均通过所述第一节点连接到所述第三晶体管的控制端，所述第三晶体管的第二端和所述第四晶体管的第一端均与所述第二节点连接，且所述第二节点与所述第一节点之间连接有一个自举电容，以在所述第二节点处产生所述驱动模块的输出信号。作为一个优选的实施例，上述的移位寄存器中：所述第一晶体管和所述第四晶体管各自的控制端均连接到所述驱动模块的所述第一时钟控制端，所述第三晶体管的第一端连接到所述驱动模块的所述第二时钟控制端。作为一个优选的实施例，上述的移位寄存器中：所述本级驱动模块中的第一晶体管的第一端用于接收所述输入信号并连接到所述上一级驱动模块的输出信号端，所述本级驱动模块中的第二晶体管的控制端用作接收所述复位信号并连接到所述下一级驱动模块的输出信号端。作为一个优选的实施例，上述的移位寄存器中：在所述第二晶体管和所述第四晶体管各自的第二端均与参考电压源连接，以接收一个高电平的参考电压。作为一个优选的实施例，上述的移位寄存器中：在配置成一列的所述多级驱动模块中，为奇数行的所述驱动模块的第一时钟控制端由所述第一时钟信号所驱动，且所述奇数行的所述驱动模块的第二时钟控制端由所述第二时钟信号所驱动；为偶数行的所述驱动模块的第一时钟控制端由所述第二时钟信号所驱动，且所述偶数行的所述驱动模块的第二时钟控制端由所述第一时钟信号所驱动。本申请还提供了一种驱动电路，包括第一节点、第二节点、第一晶体管、第二晶体管、第三晶体管和第四晶体管，且每个晶体管均具有第一端、第二端和控制端；其中，所述第一晶体管的第二端和所述第二晶体管的第一端均通过所述第一节点连接到所述第三晶体管的控制端，所述第三晶体管的第二端和所述第四晶体管的第一端均与所述第二节点连接，且该第二节点与所述第一节点之间连接有一个自举电容，以在所述第二节点处产生所述驱动模块的输出信号。作为一个优选的实施例，上述的驱动电路还包括：第一时钟控制端，分别与所述第一晶体管的控制端和所述第四晶体管的控制端连接；第二时钟控制端，分别与所述第三晶体管的第一端；其中，所述第一晶体管的第一端用于接收一个输入信号，所述第二晶体管的控制端用来接收一个复位信号。作为一个优选的实施例，上述的驱动电路还包括：在所述第二晶体管和所述第四晶体管各自的第二端均与参考电压源连接，以接收一个高电平水准的参考电压。作为一个优选的实施例，上述的驱动电路还包括：所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为PMOS晶体管。附图说明阅读以下详细说明并参照以下附图之后，本专利技术的特征和优势将显而易见：图1是现有技术中GOA电路的基本架构；图2是本专利技术中驱动模块的电路结构；图3是多级驱动模块互相串联的示意图；图4是采用的时序控制程序的示意图；图5A～5E是实施时序控制程序阶段驱动模块中各个晶体管的响应示意图。具体实施方式下面将结合各实施例，对本专利技术的技术方案进行清楚、完整的阐述，但所描述的实施例仅是本专利技术的一部分用作说明叙述所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本专利技术的保护范围。在业界，阵列基板行驱动电路(GateonArray，简称GOA)主要是将栅极开关电路集成在同一个阵列基板上，从而实现驱动电路的高度集成，无论是节省材料方面还是降低工艺步骤方面都是极佳的选择途径，尤其是AMOLED多大是基于低温多晶硅技术，驱动面板的薄膜晶体管TFT具有较高的迁移率，可以更利于GOA电路的集成。参见图2，展示了一种GOA驱动电路。在一个驱动模块/电路中主要包括了第一至第四晶体管M1～M4，我们可以设置第一晶体管M1的第二端和第二晶体管M2的第一端互连于一个第一公共节点N1处，而第三晶体管M3的第二端和第四晶体管M4的第一端则互连处于第二公共节点N2处。在一些实施例中，这里的第一晶体管M1至第四晶体管M4都可以选择P型的薄膜晶体管TFT。其中，第一公共节点N1连接到第三晶体管M3的控制端，而第二公共节点N2与第一公共节点N1之间还连接有一个自举电容C1，我们设定驱动模块最终将在第二公共节点N2处输出该驱动模块的输出信号Sn。此外，还先行设定第一晶体管M1至第四晶体管M4的控制端如为栅极，而该等晶体管各自的第一端如为源极/漏极的时候则第二端对应为漏极/源极，作为电子开关，晶体管的控制端可以控制它的第一端与第二端之间的接通或关断。具体而言，在驱动模块中，第一晶体管M1的控制端和第四晶体管M4的控制端相互连接，共同连接到驱动模块的第一时钟控制端CK1，第三晶体管M3的第一端则连接到驱动模块的第二时钟控制端CK2。当第一时钟信号CLK施加于第一时钟控制端CK1，即施加于第一晶体管M1、第四晶体管M4各自的栅极控制端的时候，还要求第一时钟信号的一个反相信号或说是互补信号也即另一个第二时钟信号CLKB也同步施加于第二时钟控制端CK2，即施加于第三晶体管M3的第一端，例如图3本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括多级驱动模块，其中：本级驱动模块的输出信号同时作为所述本级驱动模块的上一级驱动模块的复位信号和所述本级驱动模块的下一级驱动模块的输入信号；每个所述驱动模块均具有第一时钟控制端和第二时钟控制端，在前后相邻的驱动模块中，前一级驱动模块的第一时钟控制端由一个第一时钟信号所驱动，且所述前一级驱动模块的第二时钟控制端由与所述第一时钟信号反相的一个第二时钟信号所驱动，后一级驱动模块的第一时钟控制端由所述第二时钟信号所驱动，且所述后一级驱动模块的第二时钟控制端由所述第一时钟信号所驱动。

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括多级驱动模块，其中：本级驱动模块的输出信号同时作为所述本级驱动模块的上一级驱动模块的复位信号和所述本级驱动模块的下一级驱动模块的输入信号；每个所述驱动模块均具有第一时钟控制端和第二时钟控制端，在前后相邻的驱动模块中，前一级驱动模块的第一时钟控制端由一个第一时钟信号所驱动，且所述前一级驱动模块的第二时钟控制端由与所述第一时钟信号反相的一个第二时钟信号所驱动，后一级驱动模块的第一时钟控制端由所述第二时钟信号所驱动，且所述后一级驱动模块的第二时钟控制端由所述第一时钟信号所驱动。2.根据权利要求1所述的移位寄存器，其特征在于，每个所述驱动模块皆包括第一节点、第二节点、第一晶体管、第二晶体管、第三晶体管和第四晶体管，且每个晶体管均具有第一端、第二端和控制端；其中，所述第一晶体管的第二端和所述第二晶体管的第一端均通过所述第一节点连接到所述第三晶体管的控制端，所述第三晶体管的第二端和所述第四晶体管的第一端均与所述第二节点连接，且所述第二节点与所述第一节点之间连接有一个自举电容，以在所述第二节点处产生所述驱动模块的输出信号。3.根据权利要求2所述的移位寄存器，其特征在于，所述第一
\t晶体管和所述第四晶体管各自的控制端均连接到所述驱动模块的所述第一时钟控制端，所述第三晶体管的第一端连接到所述驱动模块的所述第二时钟控制端。4.根据权利要求2所述的移位寄存器，其特征在于，所述本级驱动模块中的第一晶体管的第一端用于接收所述输入信号并连接到所述上一级驱动模块的输出信号端，所述本级驱动模块中的第二晶体管的控制端用作接收所述复位信号并连接到所述下一级驱动模块的输出信号端。5.根据权利要求...

【专利技术属性】
技术研发人员：周思思，
申请(专利权)人：上海和辉光电有限公司，
类型：发明
国别省市：上海;31