一种高阈值电压高迁移率凹槽栅MOSFET的制备方法技术

本发明专利技术涉及半导体外延工艺的技术领域，更具体地，涉及一种高阈值电压高迁移率凹槽栅MOSFET的制备方法。包括下述步骤：首先提供具有低铝组分AlGaN/GaN/高铝组分AlGaN叠层势垒层的异质结材料，在所述材料表面沉积一层介质层作为掩膜层，采用光刻显影技术及湿法腐蚀去除栅极区域介质层，实现对掩膜层的图形化，利用干湿法结合将栅极区域的顶层高铝组分AlGaN去除而获得凹槽，GaN薄层作为湿法刻蚀终止层去除凹槽表面损伤,保留的低铝组分AlGaN势垒层能实现高沟道迁移率及高阈值电压。沉积p型氧化物作为栅极对阈值电压进行进一步调控。最后在两端形成源极和漏极区域并覆盖金属形成源极和漏极。本发明专利技术工艺简单，可以很好地解决传统干法刻蚀凹槽时对栅极区域造成的损伤，同时可以形成低二维电子气浓度的沟道，从而在提高沟道迁移的同时获得高的阈值电压。

【技术实现步骤摘要】

本专利技术涉及半导体外延工艺的
，更具体地，涉及一种高阈值电压高迁移率凹槽栅MOSFET的制备方法。
技术介绍
氮化镓（GaN）材料具有禁带宽度大、击穿电场强度高、电子饱和漂移速度大、热导率高等优点，十分适合制作大功率、高频、高温电力电子器件。在电力电子应用领域，为了满足失效安全，场效应晶体管(FET)器件必须实现常关型(又称增强型)工作，而且在某些场合阈值电压需要至少为4-5V。而对于常规的AlGaN/GaN异质结场效应晶体管(HFET)，由于界面高浓度、高迁移率的二维电子气(2DEG)的存在，即使在外加栅压为零时，器件也处于开启状态（常开型器件）。为了解决这些问题，采用MOS结构的绝缘栅场效应晶体管(MOSFET)是一条有效的技术路线。GaN基凹槽栅MOSFET器件在保留接入区2DEG浓度（不牺牲器件导通特性）的前提下，通过部分或者完全刻蚀栅极区域AlGaN势垒层而达到降低甚至完全去除零偏压时栅极下方的2DEG，且能采用MOS结构栅极而实现了常关型、低漏电流及高栅极电压摆幅。部分刻蚀势垒层能有效保留电子沟道而获得高的场效应迁移率，但是残留的势垒层会和栅极金属及栅介质层形成MOSHFET而降低阈值电压。相反地，完全刻蚀势垒层能获得高的阈值电压，但是电子沟道产生在栅介质层和GaN之间，强的界面散射导致场效应迁移率偏低。此外，凹槽刻蚀工艺中，传统的等离子体干法刻蚀会对沟道区域的晶格造成损伤，湿法刻蚀虽然能有效去除等离子损伤但是长时间处理在GaN沟道层的表面亦能观测到大量的刻蚀孔洞，进而影响MOS界面的可靠性和稳定性。因此有必要寻求一种新的GaN基凹槽栅MOSFET的制备方法，以克服传统工艺中的缺点，从而获得更高的迁移率及阈值电压。
技术实现思路
本专利技术为克服上述现有技术所述的至少一种缺陷，提供一种高阈值电压高迁移率凹槽栅MOSFET的制备方法，可以有效提高沟道迁移率及阈值电压。本专利技术采用的技术方案是：利用叠层势垒层结构，GaN插入层作为湿法刻蚀终止层既能去除等离子体损伤,又可以保留低铝组分AlGaN而形成低二维电子气浓度的沟道，并结合p型氧化物栅极对沟道载流子浓度进行调控，从而在提高沟道迁移的同时获得高的阈值电压。具体包括以下步骤：S1、在衬底上生长应力缓冲层；S2、在应力缓冲层上生长GaN外延层；S3、在GaN外延层上生长一层低铝组分AlGaN势垒层；S4、在低铝组分AlGaN势垒层上沉积一层GaN刻蚀终止层；S5、在GaN刻蚀终止层上生长一层高铝组分AlGaN势垒层；S6、在AlGaN势垒层上沉积一层SiO2，作为掩膜层；S7、通过光刻及湿法腐蚀的方法，去除栅极区域的掩膜层；S8、利用干/湿法相结合去除栅极区域的高铝组分AlGaN势垒层；S9、干法刻蚀完成器件隔离，清洗表面并沉积p型氧化物栅极；S10、在源极和漏极区域蒸镀上源极和漏极欧姆接触金属；S11、在凹槽栅极区域蒸镀金属与p型氧化物形成欧姆接触。具体的，所述的步骤S3-S5中生长低铝组分AlGaN/GaN/高铝组分AlGaN叠层势垒层的异质结材料；所述的步骤S9中沉积p型氧化物栅极对沟道电子浓度进行调制，进而调控阈值电压。所述的衬底为Si衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。所述的应力缓冲层为AlN、AlGaN、GaN的任一种或组合；应力缓冲层厚度为10nm~5μm。所述的GaN外延层为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层，所述掺杂高阻层的掺杂元素为碳或铁；GaN外延层厚度为100nm~20μm。所述的AlGaN外延层为低铝组分AlGaN，AlGaN层厚度为0-20nm，且铝组分浓度可在0-15%变化。所述的插入层为高质量、低位错密度的GaN刻蚀终止层；终止层厚度为0nm~20nm。所述的AlGaN外延层为高铝组分AlGaN，AlGaN层厚度为0-50nm，且铝组分浓度可在15-40%变化。所述的AlGaN势垒层材料还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合。所述的AlGaN势垒层中，与GaN层之间还可以插入一AlN薄层，厚度为1-10nm；所述的p型氧化物栅电极为高质量的NiO、Cu2O、ZnO等材料或者其组合，厚度为1-500nm；源极和漏极材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金；栅电极加厚金属材料为Ni/Au合金、In/Au合金或者Pd/Au合金；所述步骤S1中的应力缓冲层、步骤S2中的GaN外延层、步骤S3中的AlGaN外延层、步骤S4中的GaN外延层及步骤S5中的AlGaN外延层的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法；所述步骤S6中掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。另外，也可总结为下述的步骤：1.提供需要进行凹槽栅极刻蚀的AlGaN/GaN/AlGaN异质结材料；2.在所述材料上沉积一介质层，形成掩膜层；3.在所述掩膜层上利用光刻显影技术，显露出栅极区域；4.使用化学溶液去除栅极区域的掩膜材料，保留其他区域的掩膜材料，实现掩膜层图形化；5.在所述掩膜图形的辅助下，实现凹槽刻蚀。6.利用光刻显影技术，显露出栅极区域并生长一层p型氧化物薄层。进一步的，所述的步骤1中，所述的衬底是具有不同成分的多层外延层衬底。所述的步骤2中，介质层是通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅射形成。所述介质层为SiO2或者SiN。所述的步骤3中，所述光刻胶为正性或负性光刻胶。所述的步骤4中，所述介质层去除使用的化学溶液是氢氟酸水溶液或者氢氟酸和氟化铵的混合溶液。所述的步骤5中，所述凹槽刻蚀为感应耦合等离子体(ICP)或反应离子刻蚀(RIE)。反应气体为Cl2、BCl3、SiCl4或者其混合气体。所述的步骤6中，所述p型氧化物薄层的生长为金属有机化学气相沉积法、溅射法、热氧化法或者分子束外延法。与现有技术相比，有益效果是：本专利技术提供一种新型GaN基凹槽栅MOSFET的制备方法，由于利用叠层势垒层结构，GaN插入层作为湿法刻蚀终止层既能去除等离子体损伤,又可以保留低铝组分AlGaN而形成低二维电子气浓度的沟道，并结合p型氧化物栅极对沟道载流子浓度进行调控，从而在提高沟道迁移的同时获得高的阈值电压。附图说明图1-11为本专利技术实施例1的器件制作方法工艺示意图。图12为本专利技术实施例2的器件结构示意图。图13为本专利技术实施例3的器件结构示意图。具体实施方式附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本专利的限制。实施例1如图11所示为本实施例的器件结构示意图，其结构由下往上依次包括衬底（1），应力缓冲层（2），GaN外延层（3），低铝组分AlGaN势垒层（4），GaN插入层（5），高铝组分AlGaN势垒层（6），p型氧化物栅极（7），两端形成源极和漏极（8），氧化物栅本文档来自技高网...

【技术保护点】
一种高阈值电压高迁移率凹槽栅MOSFET的制备方法，利用低铝组分AlGaN/GaN/高铝组分AlGaN叠层势垒层的异质结材料，具体包括以下步骤：S1、在衬底（1）上生长应力缓冲层（2）；S2、在应力缓冲层上生长GaN外延层（3）；S3、在GaN外延层（3）上生长一层低铝组分AlGaN势垒层（4）；S4、在低铝组分AlGaN势垒层（4）上沉积一层GaN刻蚀终止层（5）；S5、在GaN刻蚀终止层（5）上生长一层高铝组分AlGaN势垒层（6）；S6、在AlGaN势垒层上沉积一层SiO2，作为掩膜层（10）；S7、通过光刻及湿法腐蚀的方法，去除栅极区域的掩膜层（10）；S8、利用干/湿法相结合去除栅极区域的高铝组分AlGaN势垒层（6）；S9、干法刻蚀完成器件隔离，清洗表面并沉积p型氧化物栅极（7）；S10、在源极和漏极区域蒸镀上源极和漏极欧姆接触金属（8）；S11、在凹槽栅极区域蒸镀金属（9）与p型氧化物形成欧姆接触。

【技术特征摘要】
1.一种高阈值电压高迁移率凹槽栅MOSFET的制备方法，利用低铝组分AlGaN/GaN/高铝组分AlGaN叠层势垒层的异质结材料，具体包括以下步骤：S1、在衬底（1）上生长应力缓冲层（2）；S2、在应力缓冲层上生长GaN外延层（3）；S3、在GaN外延层（3）上生长一层低铝组分AlGaN势垒层（4）；S4、在低铝组分AlGaN势垒层（4）上沉积一层GaN刻蚀终止层（5）；S5、在GaN刻蚀终止层（5）上生长一层高铝组分AlGaN势垒层（6）；S6、在AlGaN势垒层上沉积一层SiO2，作为掩膜层（10）；S7、通过光刻及湿法腐蚀的方法，去除栅极区域的掩膜层（10）；S8、利用干/湿法相结合去除栅极区域的高铝组分AlGaN势垒层（6）；S9、干法刻蚀完成器件隔离，清洗表面并沉积p型氧化物栅极（7）；S10、在源极和漏极区域蒸镀上源极和漏极欧姆接触金属（8）；S11、在凹槽栅极区域蒸镀金属（9）与p型氧化物形成欧姆接触。2.根据权利要求1所述的一种高阈值电压高迁移率凹槽栅MOSFET的制备方法，其特征在于：所述的步骤S3-S5中生长低铝组分AlGaN/GaN/高铝组分AlGaN叠层势垒层的异质结材料；所述的步骤S9中沉积p型氧化物栅极对沟道电子浓度进行调制，进而调控阈值电压。3.根据权利要求1所述的一种高阈值电压高迁移率凹槽栅MOSFET的制备方法，其特征在于：所述的衬底（1）为Si衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。4.根据权利要求1所述的一种高阈值电压高迁移率凹槽栅MOSFET的制备方法，其特征在于：所述的应力缓冲层（2）为AlN、AlGaN、GaN的任一种或组合；应力缓冲层厚度为10nm~5μm。5.根据权利要求1所述的一种高阈值电压高迁移率凹槽栅MOSFET的制备方法，其特征在于：所述的GaN外延层（3）为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层，所述掺杂高阻层的掺杂元素为碳或铁；GaN外延层厚度...

【专利技术属性】
技术研发人员：李柳暗，刘扬，
申请(专利权)人：中山大学，
类型：发明
国别省市：广东;44