金属栅形成方法技术

一种金属栅形成方法，包括：在衬底上形成层间介质层图案，其中在层间介质层图案所形成的凹槽中填充有伪栅极多晶硅，在层间介质层图案与衬底之间形成有隔离层，在层间介质层图案与伪栅极多晶硅之间形成有隔离层和氮化硅层；涂覆第一光刻胶图案，并利用第一光刻胶图案去除NMOS和PMOS的伪栅极多晶硅，随后去除第一光刻胶图案；在晶圆表面依次沉积叠层和TiAl功函数层；涂覆第二光刻胶图案，并利用第二光刻胶图案对PMOS区域进行氮离子注入，从而使得PMOS区域的TiAl功函数层形成为掺杂的TiAl功函数层，随后去除第二光刻胶图案；在晶圆表面沉积阻挡层；在阻挡层上沉积金属电极层，其中，金属电极层完全填充凹槽；执行平坦化处理，以露出层间介质层图案。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种金属栅形成方法。
技术介绍
为了解决功函数的匹配问题，通常NMOS和PMOS采用不同的功函数层，因为薄膜的材料不同，NMOS和PMOS的伪栅极多晶硅必须分开去除，分别沉积NMOS和PMOS金属栅，这样大大增加了工艺流程，增加了成本。现有的技术完全可以实现通过注入来调节功函数。但是，在现有的技术中，工艺流程相对比较复杂，由此希望能够提供一种能够缩短工艺流程的形成金属栅的方法。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够缩短工艺流程的形成金属栅的方法。为了实现上述技术目的，根据本专利技术，提供了一种金属栅形成方法，包括：第一步骤：在衬底上形成层间介质层图案，其中在层间介质层图案所形成的凹槽中填充有伪栅极多晶硅，在层间介质层图案与衬底之间形成有隔离层，在层间介质层图案与伪栅极多晶硅之间形成有隔离层和氮化硅层；第二步骤：涂覆第一光刻胶图案，并利用第一光刻胶图案去除NMOS和PMOS的伪栅极多晶硅，随后去除第一光刻胶图案；第三步骤：在晶圆表面依次沉积叠层和TiAl功函数层；第四步骤：涂覆第二光刻胶图案，并利用第二光刻胶图案对PMOS区域进行氮离子注入，从而使得PMOS区域的TiAl功函数层形成为掺杂的TiAl功函数层，随后去除第二光刻胶图案；第五步骤：在晶圆表面沉积阻挡层；第六步骤：在阻挡层上沉积金属电极层，其中，金属电极层完全填充凹槽；第七步骤：执行平坦化处理，以露出层间介质层图案。优选地，氮离子注入的注入浓度根据PMOS对功函数的要求进行调节。优选地，TiAl功函数层的沉积方式为物理气相沉积或原子层沉积。优选地，TiAl功函数层的厚度为3～6nm。优选地，叠层包括：介质层、高介电常数介质层、高介电常数覆盖层以及刻蚀阻挡层。优选地，高介电常数介质层的材料是HfO2或ZrO2。优选地，高介电常数介质层的厚度为0.5～1nm。优选地，刻蚀阻挡层的材料为TaN。优选地，刻蚀阻挡层的厚度为1～2nm。优选地，采用原子层沉积方式沉积刻蚀阻挡层。在本专利技术中，只需要对PMOS的TiAl进行N注入以形成TiAlN，由此可提高功函数，而且其他薄膜一起沉积，缩短了工艺流程。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1至图7示意性地示出了根据本专利技术优选实施例的金属栅形成方法的各个步骤。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图1至图7示意性地示出了根据本专利技术优选实施例的金属栅形成方法的各个步骤。具体地说，如图1至图7所示，根据本专利技术优选实施例的金属栅形成方法包括：第一步骤：在衬底100上形成层间介质层图案200，其中在层间介质层图案200所形成的凹槽中填充有伪栅极多晶硅500，在层间介质层图案200与衬底100之间形成有隔离层300，在层间介质层图案200与伪栅极多晶硅500之间形成有隔离层300和氮化硅层400；其中，衬底100一般是硅衬底。第二步骤：涂覆第一光刻胶图案500，并利用第一光刻胶图案500去除NMOS和PMOS的伪栅极多晶硅500，随后去除第一光刻胶图案500；例如，在第二步骤，利用第一光刻胶图案500通过干法刻蚀去除NMOS和PMOS的伪栅极多晶硅500。第三步骤：在晶圆表面依次沉积叠层600和TiAl功函数层700；优选地，TiAl功函数层700的沉积方式为物理气相沉积或原子层沉积。优选地，TiAl功函数层700的厚度为3～6nm。其中，叠层包括：介质层、高介电常数介质层、高介电常数覆盖层以及刻蚀阻挡层。可替换地，介质层和高介电常数介质层可以在形成伪栅极多晶硅500之前生长，在此情况下，叠层仅包括高介电常数覆盖层以及刻蚀阻挡层。优选地，高介电常数介质层的材料可以是HfO2或ZrO2，但不限于上述材料。优选地，高介电常数介质层的厚度为0.5～1nm。优选地，刻蚀阻挡层的材料为TaN。优选地，采用原子层沉积方式沉积刻蚀阻挡层。优选地，刻蚀阻挡层的厚度为1～2nm。第四步骤：涂覆第二光刻胶图案800，并利用第二光刻胶图案800对PMOS区域进行氮离子注入，从而使得PMOS区域的TiAl功函数层700形成为掺杂的TiAl功函数层710，随后去除第二光刻胶图案800；优选地，氮离子注入的注入浓度根据PMOS对功函数的要求进行调节。第五步骤：在晶圆表面沉积阻挡层900；第六步骤：在阻挡层900上沉积金属电极层1000；其中，金属电极层1000完全填充凹槽。优选地，金属电极层1000的材料为金属铝。第七步骤：执行平坦化处理，以露出层间介质层图案200。在根据本专利技术优选实施例的金属栅形成方法中，只需要对PMOS的TiAl进行N注入，其他薄膜一起沉积，相比现有的工艺大大缩短了流程。对TiAl薄膜进行N注入后功函数可以提高100～300mv，对应的N注入的浓度为1e15～1e19ion/cm2，离子注入能量小于1KV。本专利技术提供了一种可以同时把NMOS和PMOS的伪栅极多晶硅去掉，只进行一次PMOS的氮原子的注入，就可以实现N金属和P金属同时沉积的工艺流程。TiAl是NMOS的功函数层，通过一道光罩，把PMOS上沉积的TiAl暴露出来，对PMOS的TiAl进行氮化处理，形成TiAlN的薄膜，经氮化后的薄膜功函数会变大，通过控制氮含量把薄膜的功函数调节到PMOS所需水平，可以实现NMOS和PMOS一次沉积成型。此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。可以理解的是，虽然本专利技术已以较佳实施例披露如上，然而上述实施例并非用以限定本专利技术。对于任何熟悉本领域的技术人员而言，在不脱离本专利技术技术方案范围情况下，都可利用上述揭示的
技术实现思路
对本专利技术技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本专利技术技术方案的内容，依据本专利技术的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本专利技术技术方案保护的范围内。本文档来自技高网...

【技术保护点】
一种金属栅形成方法，其特征在于包括：第一步骤：在衬底上形成层间介质层图案，其中在层间介质层图案所形成的凹槽中填充有伪栅极多晶硅，在层间介质层图案与衬底之间形成有隔离层，在层间介质层图案与伪栅极多晶硅之间形成有隔离层和氮化硅层；第二步骤：涂覆第一光刻胶图案，并利用第一光刻胶图案去除NMOS和PMOS的伪栅极多晶硅，随后去除第一光刻胶图案；第三步骤：在晶圆表面依次沉积叠层和TiAl功函数层；第四步骤：涂覆第二光刻胶图案，并利用第二光刻胶图案对PMOS区域进行氮离子注入，从而使得PMOS区域的TiAl功函数层形成为掺杂的TiAl功函数层，随后去除第二光刻胶图案；第五步骤：在晶圆表面沉积阻挡层；第六步骤：在阻挡层上沉积金属电极层，其中，金属电极层完全填充凹槽；第七步骤：执行平坦化处理，以露出层间介质层图案。

【技术特征摘要】
1.一种金属栅形成方法，其特征在于包括：第一步骤：在衬底上形成层间介质层图案，其中在层间介质层图案所形成的凹槽中填充有伪栅极多晶硅，在层间介质层图案与衬底之间形成有隔离层，在层间介质层图案与伪栅极多晶硅之间形成有隔离层和氮化硅层；第二步骤：涂覆第一光刻胶图案，并利用第一光刻胶图案去除NMOS和PMOS的伪栅极多晶硅，随后去除第一光刻胶图案；第三步骤：在晶圆表面依次沉积叠层和TiAl功函数层；第四步骤：涂覆第二光刻胶图案，并利用第二光刻胶图案对PMOS区域进行氮离子注入，从而使得PMOS区域的TiAl功函数层形成为掺杂的TiAl功函数层，随后去除第二光刻胶图案；第五步骤：在晶圆表面沉积阻挡层；第六步骤：在阻挡层上沉积金属电极层，其中，金属电极层完全填充凹槽；第七步骤：执行平坦化处理，以露出层间介质层图案。2.根据权利要求1所述的金属栅形成方法，其特征在于，氮离子注入的注入浓度根据P...

【专利技术属性】
技术研发人员：刘英明，鲍宇，周海锋，方精训，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31