超薄芯片的双面暴露封装结构及其制造方法技术

一种超薄芯片的双面暴露封装结构及其制造方法，将具有源极电极和栅极电极的芯片以倒装方式粘结到引线框架上，塑封芯片，研磨减薄塑封料和芯片的厚度，利用掩膜在芯片背面沉积背面金属层，以线夹附着方式连接芯片背面和引线框架，从引线框架的顶面注入第二塑封料，对引线框架和芯片进行顶部暴露塑封，将连接芯片背面和引线框架的线夹暴露在第二塑封料的顶部，将引线框架的底面暴露在第二塑封料的底部，切割引线框架和第二塑封料以形成多个双面暴露的半导体封装结构。本发明专利技术采用了减薄的芯片结构，降低了电阻，并且将半导体器件的源极、栅极和漏极都暴露在塑封料之外，这种双面暴露的封装结构，大大提高了器件的散热性能。

【技术实现步骤摘要】

本专利技术涉及一种超薄芯片的双面暴露封装结构及其制造方法。
技术介绍
对于功率MOSFET（金属氧化物半导体场效应晶体管）而言，阻抗和热性能是两个非常重要的性能参数，为了改善阻抗和热性能，通常的做法是在封装结构中采用更薄的芯片并且将FET（场效应管）的源极或者漏极暴露在封装结构之外，但是当晶片研磨到200um以下，就很容易在研磨及后续的切割和封装过程当中发生破裂和碎片，因而有必要研发新的封装工艺以便得到具备低阻抗高散热性能的半导体晶片封装。
技术实现思路
本专利技术提供一种超薄芯片的双面暴露封装结构及其制造方法，采用了减薄的芯片结构，降低了电阻，并且将半导体器件的源极、栅极和漏极都暴露在塑封料之外，这种双面暴露的封装结构，大大提高了器件的散热性能。为了达到上述目的，本专利技术提供一种制造超薄芯片的双面暴露封装结构的方法，包含以下步骤：制备顶面具有源极电极和栅极电极的芯片；提供一引线框架，将芯片通过倒装芯片的方式粘结到引线框架的顶面；从引线框架的顶面注入第一塑封料，对引线框架上的芯片进行塑封；研磨第一塑封料和芯片的背面，减薄塑封料和芯片的厚度，将芯片背面暴露在第一塑封料的顶部；在引线框架的顶面沉积一掩膜层，该掩膜层未覆盖芯片背面的面积；在芯片背面沉积一背面金属层；通过线夹附着方式连接芯片背面；从引线框架的顶面注入第二塑封料，对引线框架和芯片进行顶部暴露塑封，将连接芯片背面的线夹暴露在第二塑封料的顶部，将引线框架的底面暴露在第二塑封料的底部；切割引线框架和第二塑封料以形成多个双面暴露的半导体封装结构。在引线框架的顶面沉积该掩膜层覆盖除了芯片背面的所有其他面积，在芯片背面沉积一背面金属层的步骤之后，还包含移除掩膜层的步骤。在切割引线框架和第二塑封料的步骤之前，还包含在塑封形成的塑封体外露的引线框架表面镀锡的步骤。所述的制备芯片的步骤进一步包含以下步骤：在包含多颗芯片的晶片的顶面电镀形成芯片的源极电极和栅极电极；研磨晶片的背面，减薄晶片的厚度；切割晶片，将芯片从晶片上分离。所述的源极金属层和栅极金属层的厚度为10~20um。研磨晶片的背面，将晶片的厚度研磨至300~400um。所述的引线框架为平板结构，该引线框架包含若干基岛区，所述的基岛区包含源极连接区和栅极连接区，以及分别位于源极连接区一侧和栅极连接区一侧的漏极连接区。从引线框架的顶面注入的第一塑封料包裹住芯片，而漏极连接区在第一塑封料外围，所述的线夹连接芯片背面和漏极连接区。所述的第一塑封料的厚度从引线框架与芯片粘结的顶面算起为450~500um。在芯片背面沉积的背面金属层为钛镍银合金，所述的背面金属层与芯片背面的漏极区电接触形成芯片的漏极电极。所述的背面金属层的厚度为20um。所述的第一塑封料和第二塑封料为环氧塑封料。暴露于第二塑封料的线夹的桥面部分形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的漏极连接区形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的源极连接区形成超薄芯片的双面暴露封装结构的源极，暴露于第二塑封料的引线框架的栅极连接区形成超薄芯片的双面暴露封装结构的栅极。研磨第一塑封料和芯片的背面，将第一塑封料的厚度研磨至小于或等于50um，第一塑封料的厚度等于芯片的厚度加上芯片上的源极金属层或栅极金属层的厚度。本专利技术还提供一种超薄芯片的双面暴露封装结构，包含：一芯片，该芯片的顶面设置有源极金属层和栅极金属层，该芯片的背面设置有背面金属层，芯片的厚度加上芯片顶面和背面金属层的厚度小于或等于70um；一引线框架，该引线框架包含若干基岛区，所述的基岛区包含源极连接区和栅极连接区，以及分别位于源极连接区一侧和栅极连接区一侧的漏极连接区，所述的源极连接区与芯片顶面的源极金属层粘结，所述的栅极连接区与芯片顶面的源极金属层粘结；第一塑封料，该第一塑封料包覆芯片，而漏极连接区在第一塑封料外围，其中，芯片的背面暴露于第一塑封料；一线夹，该线夹为桥型结构，该线夹的桥面部分接触芯片背面的背面金属层，线夹的桥脚部分连接引线框架上的漏极连接区；第二塑封料，该第二塑封料包覆芯片、第一塑封料、线夹和引线框架，其中，线夹的桥面部分暴露于第二塑封料，引线框架的源极连接区、栅极连接区和漏极连接区暴露于第二塑封料。在晶片的顶面电镀镍/金或电镀铜柱形成芯片上的源极金属层和栅极金属层，所述的源极金属层与芯片顶面上的源极区电接触形成芯片的源极电极，所述的栅极金属层与芯片顶面上的栅极区电接触形成芯片的栅极电极，所述的源极金属层和栅极金属层的厚度为10~20um。所述的背面金属层为钛镍银合金，所述的背面金属层与芯片背面的漏极区电接触形成芯片的漏极电极，所述的背面金属层的厚度为20um。所述的引线框架为平板结构，所述的引线框架由导电材料制成。所述的第一塑封料的厚度小于等于50um，第一塑封料的厚度等于芯片的厚度加上芯片上的源极金属层或栅极金属层的厚度。暴露于第二塑封料的线夹的桥面部分形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的漏极连接区形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的源极连接区形成超薄芯片的双面暴露封装结构的源极，暴露于第二塑封料的引线框架的栅极连接区形成超薄芯片的双面暴露封装结构的栅极。本专利技术采用了减薄的芯片结构，降低了电阻，并且将半导体器件的源极、栅极和漏极都暴露在塑封料之外，这种双面暴露的封装结构，大大提高了器件的散热性能。附图说明图1是在晶片上电镀源极电极和栅极电极的示意图。图2是单个芯片的示意图。图3是引线框架的示意图。图4是以倒装芯片的方式将芯片粘结到引线框架上的示意图。图5是对引线框架上的芯片进行塑封的示意图。图6是研磨塑封料和芯片的示意图。图7是在引线框架上设置掩膜层的示意图。图8是通过线夹附着方式连接芯片背面和引线框架的示意图。图9对引线框架和芯片进行顶部暴露塑封的示意图。图10是单个半导体封装结构的剖面图。图11是单个半导体封装结构的顶面示意图。图12是单个半导体封装结构的底面示意图。具体实施方式以下根据图1～图12，具体说明本专利技术的较佳实施例。本专利技术提供一种制造超薄芯片的双面暴露封装结构的方法，包含以下步骤：制备芯片，该芯片的顶面具有源极电极和栅极电极；提供一引线框架，将芯片通过倒装芯片的方式粘结到引线框架的顶面；对引线框架上的芯片进行塑封；研磨塑封料和芯片的背面，减薄塑封料和芯片的厚度，暴露芯片背面；在引线框架的顶面沉积一掩膜层（photoresist），该掩膜层覆盖除了芯片背面的所有其他面积；在芯片背面沉积一背面金属层；通过线夹附着方式连接芯片背面和引线框架；从引线框架的顶面注入塑封料，对引线框架和芯片进行顶部暴露塑封，将连接芯片背面和引线框架的线夹暴露在塑封料的顶部，将引线框架的底面暴露在塑封料的底部；在塑封形成的塑封体外露的引线框架表面镀锡；（这是一个可选的步骤，目的防止引线框架的外露部分发生氧化，并便于SMT（surfacemountingtechnology）贴装）。切割引线框架和塑封料以形成多个双面暴露的半导体封装结构。所述的制备芯片的步骤进一步包含以下步骤：在包含多颗芯片的晶片的顶面电镀形成芯片的源极电极和栅极电极；研磨晶片的背面，减薄晶片的厚度；切割晶片，将芯片从本文档来自技高网...

【技术保护点】
一种制造超薄芯片的双面暴露封装结构的方法，其特征在于，包含以下步骤：制备顶面具有源极电极和栅极电极的芯片；提供一引线框架，将芯片通过倒装芯片的方式粘结到引线框架的顶面；从引线框架的顶面注入第一塑封料，对引线框架上的芯片进行塑封；研磨第一塑封料和芯片的背面，减薄塑封料和芯片的厚度，将芯片背面暴露在第一塑封料的顶部；在引线框架的顶面沉积一掩膜层，该掩膜层未覆盖芯片背面的面积；在芯片背面沉积一背面金属层；通过线夹附着方式连接芯片背面；从引线框架的顶面注入第二塑封料，对引线框架和芯片进行顶部暴露塑封，将连接芯片背面的线夹暴露在第二塑封料的顶部，将引线框架的底面暴露在第二塑封料的底部；切割引线框架和第二塑封料以形成多个双面暴露的半导体封装结构。

【技术特征摘要】
1.一种制造超薄芯片的双面暴露封装结构的方法，其特征在于，包含以下步骤：制备顶面具有源极电极和栅极电极的芯片；提供一引线框架，将芯片通过倒装芯片的方式粘结到引线框架的顶面；从引线框架的顶面注入第一塑封料，对引线框架上的芯片进行塑封；研磨第一塑封料和芯片的背面，减薄塑封料和芯片的厚度，将芯片背面暴露在第一塑封料的顶部；在引线框架的顶面沉积一掩膜层，该掩膜层未覆盖芯片背面的面积；在芯片背面沉积一背面金属层；通过线夹附着方式连接芯片背面；从引线框架的顶面注入第二塑封料，对引线框架和芯片进行顶部暴露塑封，将连接芯片背面的线夹暴露在第二塑封料的顶部，将引线框架的底面暴露在第二塑封料的底部；切割引线框架和第二塑封料以形成多个双面暴露的半导体封装结构。2.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，在引线框架的顶面沉积该掩膜层覆盖除了芯片背面的所有其他面积，在芯片背面沉积一背面金属层的步骤之后，还包含移除掩膜层的步骤。3.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，在切割引线框架和第二塑封料的步骤之前，还包含在塑封形成的塑封体外露的引线框架表面镀锡的步骤。4.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的制备芯片的步骤进一步包含以下步骤：在包含多颗芯片的晶片的顶面电镀形成芯片的源极电极和栅极电极；研磨晶片的背面，减薄晶片的厚度；切割晶片，将芯片从晶片上分离。5.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的源极金属层和栅极金属层的厚度为10~20um。6.如权利要求4所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，研磨晶片的背面，将晶片的厚度研磨至300~400um。7.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的引线框架为平板结构，该引线框架包含若干基岛区，所述的基岛区包含源极连接区和栅极连接区，以及分别位于源极连接区一侧和栅极连接区一侧的漏极连接区。8.如权利要求7所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，从引线框架的顶面注入的第一塑封料包裹住芯片，而漏极连接区在第一塑封料外围，所述的线夹连接芯片背面和漏极连接区。9.如权利要求6中任意一个所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的第一塑封料的厚度从引线框架与芯片粘结的顶面算起为450~500um。10.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，在芯片背面沉积的背面金属层为钛镍银合金，所述的背面金属层与芯片背面的漏极区电接触形成芯片的漏极电极。11.如权利要求10所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的背面金属层的厚度为20um。12.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的第一塑封料和第二塑封料为环氧塑封料。13.如权利要求8所述的制造超薄芯片的双面暴露封装结构的...

【专利技术属性】
技术研发人员：龚玉平，隋晓明，鲁军，薛彦迅，
申请(专利权)人：万国半导体开曼股份有限公司，
类型：发明
国别省市：开曼群岛;KY