半导体装置及半导体装置的驱动方法制造方法及图纸

本发明专利技术涉及一种半导体装置及半导体装置的驱动方法，提高具有非易失性存储器的半导体装置的特性。向非易失性存储器的存储器栅极电极部(MG)的端部(1S)施加第一电位1V，向存储器栅极电极部(MG)的端部(2S)施加比第一电位1V低的第二电位0V，由此使电流i沿存储器栅极电极部(MG)的延伸方向流动(St1)，然后，从存储器栅极电极部(MG)向其下方的电荷蓄积部注入空穴(h)，由此将蓄积于电荷蓄积部的电子消去(St2)。这样，通过使电流在存储单元区域(MA)的存储器栅极电极部(MG)中流动，能够产生焦耳热而对存储单元进行加热。

【技术实现步骤摘要】

本专利技术涉及半导体装置及半导体装置的驱动方法，例如，能够良好地利用于具有非易失性存储单元的半导体装置。
技术介绍
作为非易失性存储器的一种，有时使用由使用了MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)膜的分裂栅型单元构成的存储单元。此时，存储单元由具有控制栅极电极的控制晶体管和具有存储器栅极电极的存储器晶体管这两个MISFET构成。例如，在专利文献1(日本特开2005-277032号公报)中公开了非易失性半导体存储器装置的电荷注入方法。具体而言，公开了一种电荷注入方法，包含：使半导体基板和源极/漏极区域的另一方感应出与第一电荷为相反极性的第二电荷，并将第二电荷向电荷蓄积层注入，由此进行数据的消去的消去步骤；使电流流向电荷蓄积层的附近的导电层而对电荷蓄积层进行加热，进行蓄积于该电荷蓄积层的电荷的再配置的加热步骤。另外，在专利文献2(日本特开2013-93546号公报)中公开了一种非易失性存储器，具有：形成在控制栅极电极与半导体基板之间的绝缘膜；形成在存储器栅极电极与半导体基板之间及控制栅极电极与存储器栅极电极之间且其内部具有电荷蓄积部的绝缘膜。【现有技术文献】【专利文献】【专利文献1】日本特开2005-277032号公报【专利文献2】日本特开2013-93546号公报
技术实现思路
【专利技术要解决的课题】本专利技术者从事于上述那样的具有非易失性存储单元的半导体装置的研究开发，研究了从存储器栅极(MG)注入空穴来消去蓄积电荷的FN(Fowler-Nordheim)消去方式。这种情况下，注入空穴传导机构(PF(Pool-Frenkel)传导)存在温特(温度特性)，知晓了低温下的消去特性劣化。因此，希望开发一种具有即使在低温时消去特性也良好的非易失性存储单元的半导体装置。其他的课题和新特征根据本说明书的记述及附图而明确可知。【用于解决课题的方案】在本申请公开的实施方式中，若简单说明代表性的概要，则如下所述。在本申请中公开的一实施方式所示的半导体装置向栅极电极部的第一端施加第一电位，向栅极电极部的第二端施加比第一电位低的第二电位，由此使电流沿栅极电极部的延伸方向流动，或者在流动之后，从栅极电极部向其下方的电荷蓄积部注入空穴，由此将蓄积于电荷蓄积部的电子消去。在本申请中公开的一实施方式所示的半导体装置的驱动方法包含：(a)向栅极电极部的第一端施加第一电位，向栅极电极部的第二端施加比第一电位低的第二电位，由此使电流沿栅极电极部的延伸方向流动的工序；(b)从栅极电极部向电荷蓄积部注入空穴，由此将蓄积于电荷蓄积部的电子消去的工序。另外，可以同时进行(a)的工序和(b)的工序。【专利技术效果】根据在本申请中公开的代表性的实施方式所示的半导体装置，能够提高半导体装置的特性。根据在本申请中公开的代表性的实施方式所示的半导体装置的驱动方法，能够提高半导体装置的驱动特性。附图说明图1是表示实施方式1的半导体装置的剖视图。图2是表示实施方式1的半导体装置的剖视图。图3是表示实施方式1的半导体装置的剖视图。图4是表示实施方式1的半导体装置的存储器阵列的俯视图。图5是表示实施方式1的半导体装置的存储器阵列的电路图。图6是表示实施方式1的半导体装置的构成例的框图。图7是表示实施方式1的半导体装置的存储器阵列的结构的框图。图8是表示实施方式1的半导体装置的存储器阵列的一部分的结构的框图。图9是示意性地表示实施方式1的读取动作的剖视图。图10是示意性地表示实施方式1的写入动作的剖视图。图11是表示从写入开始至写入结束的流程的图。图12是表示写入脉冲的第一例的图。图13是表示写入脉冲的第二例的图。图14是表示实施方式1的从消去开始至消去结束的流程的图。图15是示意性地表示实施方式1的消去动作的剖视图。图16是表示消去脉冲的第一例的图。图17是表示消去脉冲的第二例的图。图18是表示应用了施加加热脉冲的步骤的情况的存储单元的消去特性的坐标图。图19是表示FN通道方式的消去特性的温度变化的坐标图。图20是表示伴随着改写的保留特性的下降的坐标图。图21是表示实施方式2的从消去开始至消去结束的流程的图。图22是示意性地表示实施方式2的消去动作的剖视图。图23是表示实施方式3的从消去开始至消去结束的流程的图。图24是示意性地表示实施方式3的消去动作的剖视图。图25是表示实施方式4的半导体装置的存储器阵列的结构的框图。图26是示意性地表示实施方式4的消去动作的剖视图。图27是示意性地表示实施方式4的消去动作的剖视图。图28是表示实施方式5的半导体装置的存储器阵列的结构的框图。图29是示意性地表示实施方式5的消去动作的剖视图。图30是表示实施方式6的半导体装置的存储器阵列的结构的框图。图31是示意性地表示实施方式6的消去动作的剖视图。图32是表示实施方式7的半导体装置的制造工序的剖视图。图33是表示实施方式7的半导体装置的制造工序的剖视图，是接续图32而表示半导体装置的制造工序的剖视图。图34是表示实施方式7的半导体装置的制造工序的剖视图。图35是表示实施方式7的半导体装置的制造工序的剖视图，是接续图33而表示半导体装置的制造工序的剖视图。图36是表示实施方式7的半导体装置的制造工序的剖视图，是接续图35而表示半导体装置的制造工序的剖视图。图37是表示实施方式7的半导体装置的制造工序的剖视图，是接续图36而表示半导体装置的制造工序的剖视图。图38是表示实施方式7的半导体装置的制造工序的剖视图，是接续图37而表示半导体装置的制造工序的剖视图。图39是表示实施方式7的半导体装置的制造工序的剖视图，是接续图38而表示半导体装置的制造工序的剖视图。图40是表示实施方式7的半导体装置的制造工序的剖视图，是接续图39而表示半导体装置的制造工序的剖视图。图41是表示实施方式7的半导体装置的制造工序的剖视图，是接续图40而表示半导体装置的制造工序的剖视图。图42是表示实施方式7的半导体装置的制造工序的剖视图，是接续图41而表示半导体装置的制造工序的剖视图。图43是表示实施方式7的半导体装置的制造工序的剖视图，是接续图42而表示半导体装置的制造工序的剖视图。图44是表示实施方式8的半导体装置的剖视图。图45是表示单晶体管型的MONOS的存储单元阵列的一例的电路图。图46是示意性地表示实施方式9的消去动作的剖视图。附图标记说明100半导体基板103元件分离区域106下层绝缘膜107中层绝缘膜108上层绝缘膜108a氮氧化硅膜108b氮化硅膜108c氧化硅膜109导电性膜111an-型半导体区域111bn+型半导体区域113绝缘膜119an-型半导体区域119bn+型半导体区域124氧化硅膜125配线1001控制电路1002输入输出电路1003地址缓冲器1004行译码器1005列译码器1006验证读出放大器电路1007高速读取读出放大器电路1008写入电路1009存储单元阵列10010电源电路10011电流修整电路A逻辑部B存储器部C半导体装置CCA区域CG(CG1、CG2、CG3、CG4)控制栅极电极部h空穴i电流MA(MA1-1、MA1-2、MA2-1、MA2-2)存储单元区域MD漏极区域MG(MG1、MG2、MG3、MG4)本文档来自技高网...

【技术保护点】
一种半导体装置，其中，所述半导体装置具有存储单元，该存储单元具有：栅极电极部，配置在半导体基板的上方；及绝缘膜，形成在所述栅极电极部与所述半导体基板之间，且在其内部具有电荷蓄积部，向所述栅极电极部的第一端施加第一电位，向所述栅极电极部的第二端施加比所述第一电位低的第二电位，由此使电流沿所述栅极电极部的延伸方向流动，从所述栅极电极部向所述电荷蓄积部注入空穴，由此将蓄积于所述电荷蓄积部的电子消去。

【技术特征摘要】
2015.06.23 JP 2015-1257161.一种半导体装置，其中，所述半导体装置具有存储单元，该存储单元具有：栅极电极部，配置在半导体基板的上方；及绝缘膜，形成在所述栅极电极部与所述半导体基板之间，且在其内部具有电荷蓄积部，向所述栅极电极部的第一端施加第一电位，向所述栅极电极部的第二端施加比所述第一电位低的第二电位，由此使电流沿所述栅极电极部的延伸方向流动，从所述栅极电极部向所述电荷蓄积部注入空穴，由此将蓄积于所述电荷蓄积部的电子消去。2.根据权利要求1所述的半导体装置，其中，从所述栅极电极部向所述电荷蓄积部的所述空穴的注入通过向所述栅极电极部施加第三电位以上的消去电位来进行。3.根据权利要求2所述的半导体装置，其中，所述第一电位及所述第二电位的施加在第一期间进行，所述第三电位以上的消去电位的施加在所述第一期间后的第二期间进行。4.根据权利要求2所述的半导体装置，其中，所述第一电位及所述第二电位是所述第三电位以上的电位，使电流沿所述栅极电极部的延伸方向流动，并从所述栅极电极部向所述电荷蓄积部注入空穴，由此将蓄积于所述电荷蓄积部的电子消去。5.根据权利要求4所述的半导体装置，其中，所述第一电位及所述第二电位的施加在第一期间进行，在所述第一期间后的第二期间中，向所述栅极电极部的所述第一端施加所述第二电位，向所述栅极电极部的所述第二端施加所述第一电位，由此使电流向与所述第一期间的情况下相反的方向流动。6.一种半导体装置，其中，所述半导体装置具有存储单元，该存储单元具有：半导体基板；第一栅极电极部，配置在所述半导体基板的上方；第二栅极电极部，以与所述第一栅极电极部相邻的方式配置在所述半导体基板的上方；第一绝缘膜，形成在所述第一栅极电极部与所述半导体基板之间；及第二绝缘膜，形成在所述第二栅极电极部与所述半导体基板之间及所述第一栅极电极部与所述第二栅极电极部之间，且在其内部具有电荷蓄积部，向所述第二栅极电极部的第一端施加第一电位，向所述第二栅极电极部的第二端施加比所述第一电位低的第二电位，由此使电流沿所述第二栅极电极部的延伸方向流动，从所述第二栅极电极部向所述电荷蓄积部注入空穴，由此将蓄积于所述电荷蓄积部的电子消去。7.根据权利要求6所述的半导体装置，其中，从所述第二栅极电极部向所述电荷蓄积部的所述空穴的注入通过向所述第二栅极电极部施加第三电位以上的消去电位来进行。8.根据权利要求7所述的半导体装置，其中，所述第二绝缘膜具有下层膜、作为所述电荷蓄积部的中层膜及上层膜，所述上层膜具有含氮的膜。9.根据权利要求8所述的半导体装置，其中，所述上层膜具有形成在所述中层膜上的氮氧化硅膜、形成在所述氮氧化硅膜上的氮化硅膜以及形成在所述氮化硅膜上的氧化硅膜。10.根据权利要求7所述的半导体装置，其中，所述第一电位及所述第二电位的施加在第一期间进行，所述第三电位以上的消去电位的施加在所述第一期间后的第二期间进行。11.根据权利要求7所述的半导体装置，其中，所述第一电位及所述第二电位是所述第三电位以上的电位，使电流沿所述第二栅极电极部的延伸方向流动，并从所述第二栅极电极部向所述电荷蓄积部注入空穴，由此将蓄积于所述电荷蓄积部的电子消去。12.根据权利要求11所述...

【专利技术属性】
技术研发人员：有金刚，冈田大介，久本大，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP