一种高速自动校准芯片内部环振频率的控制器及测试装置制造方法及图纸

技术编号:14318065 阅读:92 留言:0更新日期:2016-12-31 01:10
一种高速自动校准芯片内部环振频率的控制器,所述控制器还包括第一分频器、第二分频器、频率初始值寄存器、数字频率计、配置单元、校验值调整单元及比较器,内置环振的时钟输出端口、第一分频器、频率初始值寄存器、数字频率计、比较器、校验值调整单元、配置单元依次连接,所述内置环振与配置单元连接,所述频率初始值寄存器与校验值调整单元连接,所述配置单元与比较器连接,所述第二分频器与数字频率计连接。有益效果是:采用本控制器,能实现校准时间成倍缩短,校准时间为传统测试的1/10,减少校准需要的时间和物料成本;本控制器及装置;校准精度高、可操作性好、经济性强。

【技术实现步骤摘要】

本技术涉及一种高速自动校准芯片内部环振频率的控制器及测试装置
技术介绍
稳定、高精度的时钟输入是芯片稳定工作的前提,通常在芯片设计时封装出晶振脚,通过该晶振脚外接无源/有源晶振,由芯片外部的晶振提供时钟源。随着电子产品向更小尺寸、更高集成度发展,很多应用已经没法提供外部晶振的贴片空间,如SIM卡/银行IC卡类产品、手机应用产品等。对于这类应用可以将外部晶振的功能在芯片内部实现,设计芯片内的晶体振荡器(ROSC),由该振荡器提供芯片的时钟。芯片内的晶体振荡器是一个模拟组件,极容易受到芯片生产厂商工艺偏差、环境温度、工作电压波动影响,使得晶体振荡器的输出频率产生偏差(与标准频率不同),这些偏差会使芯片的功能失效。因此需要在出厂之前对芯片内部的晶体振荡器做精确校准。通常对内置环振的粗校准在测试模式下实现:1.在测试模式下,芯片内置环振的频率输出与某个GPIO相连,测试机可以测试该GPIO的频率并计算与标准频率的偏差值;2.依据上面的偏差值,测试机通过指定的GPIO控制控制器对内置环振的校准寄存器进行配置,配置新的校准值后,内置环振的频率输出将发生变化;3.循环操作1、2,直到测试机测量到的频率输出与标准频率一致;4.测试机控制控制器将3得到的校准值写入非易失性存储器的指定区域,完成对内置换准的校准。在工作模式下,芯片上电后由功能电路将在测试模式下存储在非易失性存储器指定区域的校准值读出并配置内置环振的校准寄存器,将内置环振的频率输出调整到与期望频率一致。在通常情况下,为了提高采样精度,减小干扰,测试机台灌入时钟都为几十KHZ低频,例如输入32K为准,实际校准一次的时间约为400毫秒。在测试过程中为了排除测试机或者外界干扰,都会进行多次频率校准,然后将每次测量出的校准值把最大值和最小值去掉,将剩余的测量值后取平均。一般会进行10次校准,那就是400*10=4000毫秒,约4秒钟。某些芯片的环振设计甚至还会针对不同的频率做不同的校准,例如一款芯片,环振频率分为4档,12M、48M、96M、144M,针对这4个档位必须每个档位做不同的频率校准,那时间就是4*4=16秒。对于“寸秒寸金”的测试机来说,此测试时间实在是太长了,测试成本太大。对内置环振的校准精度依赖于测试机对通用输入/输出口(GPIO)的频率测量精度,低精度的测试机台会发生校准失效,高精度的测试机台会导致测试成本的增加;整个校准过程需要多次重复,导致测试时间的增加,提高了测试成本。
技术实现思路
本技术为了解决现有测试装置的测试时间过长、测试成本高的问题,提供一种高速自动校准芯片内部环振频率的控制器及测试装置。本技术采用以下技术方案:一种高速自动校准芯片内部环振频率的控制器,其特征在于,所述控制器还包括第一分频器、第二分频器、频率初始值寄存器、数字频率计、配置单元、校验值调整单元及比较器,内置环振的时钟输出端口、第一分频器、频率初始值寄存器、数字频率计、比较器、校验值调整单元、配置单元依次连接,所述内置环振与配置单元连接,所述频率初始值寄存器与校验值调整单元连接,所述配置单元与比较器连接,所述第二分频器与数字频率计连接。本控制器采用频率初始值寄存器结合校验值调整单元的方式实现了下一次的内置环振的频率初始值为上一次的校准值,在上一次的校准值基础上进行计数;而无需像传统方法一样每次都重新对内置环振的输出频率进行频率计数,依据计数结果,逐次调整校准值;采用数字频率计来实现功能,校准过程全自动,方便测试,启动校准后只需等待校准结束标志,校准过程由芯片内的控制器自动实现。进一步,所述第一分频器、第二分频器采用50%占空比的分频器。将基准时钟和被测时钟整形到50%占空比的时钟。进一步,一种采用上述控制器的测试装置,包括测试机台,其特征在于,所述测试装置还包括内置环振、非易失性存储器,所述内置环振、测试机台分别与控制器连接,所述控制器与非易失性存储器连接。更进一步,所述测试装置还包括功能电路,所述非易失性存储器与读取其内指定区域内存储数据并配置内置环振的功能电路连接,所述功能电路的配置端口与内置环振的输入口连接。更进一步,所述功能电路与控制器的配置端口均通过数据选择器(MUX)与内置环振的输入口连接。更进一步,数据选择器采用CMOS型,可以为四双向模拟开关。本技术与现有技术相比,有益效果是:1采用本控制器及装置,能实现校准时间成倍缩短,校准时间为传统测试的1/10,减少校准需要的时间和物料成本;2.本控制器及装置;3.校准精度高、可操作性好、经济性强。附图说明图1是本控制器的示意图;图2是本控制器的实现的原理示意图;图3是采用本控制器进行测试的装置连接示意图;图4是数字频率计的示意图。具体实施方式下面通过具体实施例对本技术的技术方案作进一步描述说明。实施例1如图1-3所示,控制器包括作为控制单元的配置单元,所述配置单元上连接有依据比较器的比较结果对校准值进行调整并输出给其的校准值调整单元,所述校准值调整单元上连接有将接收到的标准值和计数值进行比较并输出比较结果给其的比较器,所述比较器分别与输出标准值和允许误差值给其的配置单元和输出计数结果给其的数字频率计连接,所述数字频率计上连接有两路分频器,其中第一分频器与输出被测时钟给其的内置环振连接,第二分频器与输出基准时钟的测试机台连接,所述内置环振与输出调整后的校准值给其的配置单元连接,校准值调整单元将经比较器的比较结果(即校准完成后的校准值)输出给频率初始值寄存器。本测试装置的测试原理为:1)测试机台通过通用输入/输出口GPIO向控制器灌入频率为几十KHz的低频时钟,作为校准环振的基准时钟;2)内置环振的输出作为被测时钟提供到控制器的第一分频器;3)控制器在测试机台灌入的基准时钟下,对内置环振的输出频率进行频率计数,依据计数结果,逐次调整校准值,控制器将调整后的校准值配置给内置环振的频率初始值寄存器;该过程中第一次频率计数的频率初始值为内置环振的输出频率,从第二次开始起每一次的频率初始值为上一次校准完成的校准值,该校准值存储在频率初始值寄存器中;每调整一次校准值,控制器重新进行一次频率计数,直到频率计数结果与期望值一致;4)测试机台从控制器将步骤(3)得到的最终校准值写入非易失性存储器的指定区域,完成对内置环振的校准。数据选择器采用CMOS型,可以采用四双向模拟开关CD4066,也可以采用双四路模拟开关CD4052,或三组二路模拟开关CD4053。非易失性存储器采用ROM或EPROM或Flash Memory(快闪存储器)或全静态非易失SRAM等存储设备。实施例2如图3所示,具体举例数值说明。例如某一芯片的校准的频率目标是48M,对应的频率校准值是450,第一次校准时,硬件默认频率校准值的起点从0开始校准,步进为1,那校准到450需要450步,假设每个步进耗时1个毫秒,由于测试机的精度和外界干扰,绝大多数情况,是不会精确到450的,假设在439硬件就认为频率已经校准完成。当第一次校准完成后,进行下次校准,那此时频率校准值的起点是上次的校准值,即439,由于此值已经非常接近真实的校准值,所以校准的步进可能只有1、2步即可,以此类推,到第10次。如果按照传统校准方法,校准时间大约需本文档来自技高网
...
一种高速自动校准芯片内部环振频率的控制器及测试装置

【技术保护点】
一种高速自动校准芯片内部环振频率的控制器,其特征在于,所述控制器还包括第一分频器、第二分频器、频率初始值寄存器、数字频率计、配置单元、校验值调整单元及比较器,内置环振的时钟输出端口、第一分频器、频率初始值寄存器、数字频率计、比较器、校验值调整单元、配置单元依次连接,所述内置环振与配置单元连接,所述频率初始值寄存器与校验值调整单元连接,所述配置单元与比较器连接,所述第二分频器与数字频率计连接。

【技术特征摘要】
1.一种高速自动校准芯片内部环振频率的控制器,其特征在于,所述控制器还包括第一分频器、第二分频器、频率初始值寄存器、数字频率计、配置单元、校验值调整单元及比较器,内置环振的时钟输出端口、第一分频器、频率初始值寄存器、数字频率计、比较器、校验值调整单元、配置单元依次连接,所述内置环振与配置单元连接,所述频率初始值寄存器与校验值调整单元连接,所述配置单元与比较器连接,所述第二分频器与数字频率计连接。2.根据权利要求1所述的高速自动校准芯片内部环振频率的控制器,其特征在于,所述第一分频器、第二分频器采用50%占空比的分频器。3.一种采用如权利要求1所述的控制器的测试装置,包...

【专利技术属性】
技术研发人员:马震伟
申请(专利权)人:杭州晟元数据安全技术股份有限公司
类型:新型
国别省市:浙江;33

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1