多芯片的系统级晶圆级封装结构技术方案

一种多芯片的系统级晶圆级封装结构，由一个具有多个贯穿开孔的封装基板，多个功能及大小不同的芯片、多条导线、多个局部封装体及多个导电组件所构成，其中多个芯片与封装基板结合，使得多个芯片的焊垫可以由封装基板的贯穿开孔曝露出来，并利用导线将焊垫与邻近于贯穿开孔的连接点电性连接，再利用点胶的方式将封装体填人贯穿开孔以包覆导线、多个功能及大小不同的芯片的主动面及焊垫，以局部封装的方式完成多芯片的系统级晶圆级封装结构，藉此可以降低封模时造成的污染并且降低制程成本。

【技术实现步骤摘要】

本技术揭露一种多芯片的系统级封装结构(SiP)，特别是一种将多个具有不同功能、尺寸的芯片与封装基板结合并利用晶圆级封装制程及打线制程来完成系统级的封装结构。
技术介绍
半导体技术的发展非常地快速，特别是半导体芯片(semiconductor dice)有趋于小型化的倾向。然而，半导体芯片的功能需求却有相对多样化的倾向。换言之，半导体芯片于较小区域中需求更多的输入/输出垫(pads)，所以引脚(pins)的密度也随之快速的提高。其导致半导体芯片的封装变得更困难且降低良率。封装结构的主要目的在于保护芯片免受外部损伤。然而，大部份封装技术是先将晶圆上芯片切割成多个单一芯片，然后再封装与测试每一颗单一芯片。另外，一种称为「晶圆级封装」(wafer level package；WLP)的封装技术，可以在分割芯片成为单一芯片之前，于晶圆上封装芯片。晶圆级封装技术有一些优点，例如生产周期较短、成本较低以及不需要填充物(under-fill)。此外，基于3C消费性产品的需求逐年增加，对于功能型芯片及内存芯片的尺寸及空间要求愈来愈微型化，因此，晶圆级的多芯片系统级封装结构(System in Package；SiP)的需求也随着增加。然而，在进行晶圆级的系统级封装过程中，除了必须使用精密且昂贵的芯片接合机台(die bonder)，才能将每一颗芯片的主动面上的焊垫(pad)准确地与基板上的连接端电性连接在一起外，更由于芯片都已研磨至2mil-4mil(即约50-100微米)的厚度，因此，于芯片与基板进行黏合及电性连接时，常会造成芯片破损；上述两个主要的问题，对于晶圆级的系统级封装制程来说除了设备投资昂贵之外，其制程的良率也需要提升。
技术实现思路
根据前述在晶圆级的系统级封装上的良率问题，本创作的主要目的在于提供一种打线晶圆级封装(Wire-Bonding Chip Scale Package；WBCSP)，使得在进行多芯片的系统级晶圆级封装过程中，仅需使用取放机台(pick and place)将不同晶粒放置安排好的配置区域中黏着并接合后，由打线机台(wire bonder)完成打线，之后，再将打线区域局部充填胶体后，即完成封装制程；因此，可以有效地降低制造设备的费用，可以有效将低产品的制造成本。此外，在本技术的实施例中，需要进行封装的多个芯片，均可以选择先不进行研磨，待完成前述系统级晶圆级封装后，视需要可以选择性的进行芯片的研磨；由于已完成系统级晶圆级封装的结构中，已经有封装基板的支撑，故有效的解决芯片在制程中破片的问题，因此，可以避免芯片研磨造成的污染，而可以大幅度的提高整体制程的良率，并进一步可以有效将低产品的制造成本。根据上述的目的，本技术首先揭露一种多芯片的系统级晶圆级封装结构，在封装基板上默认的多个芯片配置区分别形成贯穿开孔，并将具有侧边焊垫的芯片以及具有中间焊垫的芯片分别设置于封装基板的多个芯片配置区上，将具有不同焊垫位置的芯片与多个芯片配置区的贯穿开孔对准，使得多个芯片上的焊垫可曝露于贯穿开孔，并藉由打线制程将多个芯片与封装基板彼此电性连接，并经由封装体完成封装制程之后，以形成多芯片的系统级晶圆级封装结构。本技术的再一目的在于本技术所揭露一种多芯片的系统级晶圆级封装结构，可适用于各种不同功能及尺寸大小的芯片的封装制程，例如内存，特别是动态随机存取存储器(DRAM)、NAND闪存芯片(NAND Flash)、NOR闪存芯片(NOR Flash)、通讯芯片、处理器以及具有I/O的逻辑芯片。本技术的又一目的在于所揭露的多芯片的系统级晶圆级封装结构，于此封装结构的其中一面是将多个外部连接端点曝露在外，用以与其他电子装置电性连接的端点。本技术的另一目的在于所揭露的多芯片的系统级晶圆级封装结构，将多个不同功能尺寸大小的芯片或者将多个芯片以堆栈的形式固接于封装基板的背面，因此可以视需要对芯片进行研磨至设定的厚度或者是对芯片不进行研磨；换句话说，本技术的系统级晶圆级封装结构可以包括多个芯片各自具有不同的厚度。本技术的另一目的在于所揭露的多芯片的系统级晶圆级封装结构中，只需要局部填胶即可，即将封装材料填入贯穿开孔以及覆盖住邻近于贯穿开孔的封装基板的表面即可，并不需要对整个结构进行封模制程(molding process)，因此，可以降低在封模制程中因封胶体对封装结构造成的污染。根据以上所述的各种目的，本技术揭露一种多芯片的系统级晶圆级封装结构，由封装基板，多个芯片、多条导线、封装体及多个导电组件所形成。其中，封装基板具有正面及背面，在封装基板基板的正面的四个侧边上配置有多个外部连接端点，于封装基板上配置有多个芯片配置区，于每一个芯片配置区设置有贯穿开孔，于相邻每一个贯穿开孔的的一侧边配置有多个连接点，这些连接点经由多条布线分别与多个外部连接端点彼此电性连接。多个芯片，每一个芯片具有主动面及背面，且每一个芯片的主动面上设置有多个焊垫，每一个焊垫的位置与封装基板的贯穿开孔的位置相互对应，将每一个芯片配置于每一个芯片配置区且固设于封装基板的背面，使得每一个芯片的主动面上的焊垫经由贯穿开孔曝露出来。多条导线将封装基板多个连接点电性连接于每一个芯片的主动面上的焊垫。封装体，用以填充于每一个芯片配置区上的贯穿开孔以包覆多个连接点、每一个芯片的主动面上的焊垫以及多条导线。多个导电组件，设置在封装基板的正面的四个侧边的多个外部连接端点上，其中每一个导电组件的高度与封装体的顶点至每一个芯片的主动面的距离相同。本技术还揭露另一个多芯片的系统级晶圆级封装结构，由封装基板，多个芯片、多条导线、封装体及多个导电组件。其中，封装基板具有正面及背面，且在封装基板的正面的四个侧边上配置有多个外部连接端点，于封装基板配置有多个芯片配置区，且于每一个芯片配置区设置有具有阶梯结构的贯穿开孔，于每一个芯片配置区的每一个贯穿开孔的阶梯结构上配置有多个连接点，这些连接点经由多条布线与多个外部连接端点电性连接。多个芯片，每一个芯片具有主动面及背面，于每一个芯片的主动面上设置有多个焊垫，且这些焊垫的位置与封装基板的贯穿开孔的位置相互对应，将这些芯片配置于芯片配置区并且固设于封装基板的背面，使得每一个芯片的主动面上的焊垫曝露于贯穿开孔且邻近于贯穿开孔的阶梯结构。多条导线，将配置在每一个芯片配置区的每一个贯穿开孔的阶梯结构上的多个连接点电性连接于这些芯片的主动面上的多个焊垫，使得这些导线在贯穿开孔内的高度至少等于贯穿开孔的高度。封装体，用以包覆每一个芯片配置区上的贯穿开孔、每一个连接点、每一个芯片的主动面上的焊垫及导线，使得封装体的高度至少等于每一个芯片的主动面的高度。多个导电组件，设置在封装基板的正面的四个侧边的多个外部连接端点上。基于以上所述，本技术所揭露的技术可以将多个具有不同功能、尺寸的芯片配置于封装基板，使得在完成封装之后的多芯片封装结构具有微小的尺寸，可以节省现有技术的封装结构中，芯片尺寸的空间。本技术的上述及其他目的与优点，不难从下述所选用实施例的详细说明与附图中，获得深入了解。当然，本技术在某些另件上，或另件的安排上容许有所不同，但所选用的实施例，本文档来自技高网...

【技术保护点】
一种多芯片的系统级晶圆级封装结构，其特征在于，包括:封装基板，具有正面及背面，且在所述封装基板的所述正面的四个侧边上配置有多个外部连接端点，于所述封装基板配置有多个芯片配置区，且于每一所述芯片配置区设置有贯穿开孔，并于邻近于所述贯穿开孔的一侧边设置多个连接点，其中所述连接点经由多条布线分别与所述外部连接端点电性连接；多个芯片，每一所述芯片具有主动面及背面，于所述芯片的所述主动面上设置有多个焊垫，且所述焊垫的位置与所述封装基板的所述贯穿开孔的位置相互对应，将所述芯片配置于所述芯片配置区且固设于所述封装基板的所述背面，使得每一所述芯片的所述主动面上的所述焊垫由所述贯穿开孔曝露出来；多条导线，将所述封装基板的所述连接点电性连接于所述芯片的所述主动面上的所述焊垫；以及封装体，填充每一所述芯片配置区上的所述贯穿开孔以包覆所述连接点、每一所述芯片的所述主动面上的所述焊垫及所述导线并局部覆盖邻近于每一所述芯片配置区上的所述贯穿开孔的所述封装基板的所述局部正面。

【技术特征摘要】
1.一种多芯片的系统级晶圆级封装结构，其特征在于，包括:封装基板，具有正面及背面，且在所述封装基板的所述正面的四个侧边上配置有多个外部连接端点，于所述封装基板配置有多个芯片配置区，且于每一所述芯片配置区设置有贯穿开孔，并于邻近于所述贯穿开孔的一侧边设置多个连接点，其中所述连接点经由多条布线分别与所述外部连接端点电性连接；多个芯片，每一所述芯片具有主动面及背面，于所述芯片的所述主动面上设置有多个焊垫，且所述焊垫的位置与所述封装基板的所述贯穿开孔的位置相互对应，将所述芯片配置于所述芯片配置区且固设于所述封装基板的所述背面，使得每一所述芯片的所述主动面上的所述焊垫由所述贯穿开孔曝露出来；多条导线，将所述封装基板的所述连接点电性连接于所述芯片的所述主动面上的所述焊垫；以及封装体，填充每一所述芯片配置区上的所述贯穿开孔以包覆所述连接点、每一所述芯片的所述主动面上的所述焊垫及所述导线并局部覆盖邻近于每一所述芯片配置区上的所述贯穿开孔的所述封装基板的所述局部正面。2.一种多芯片的系统级晶圆级封装结构，其特征在于，包括:封装基板，具有正面及背面，且在所述封装基板的所述正面的四个侧边上配置有多个外部连接端点，于所述封装基板配置有多个芯片配置区，且于每一所述芯片配置区设置有具有至少一个阶梯结构的贯穿开孔，于每一所述芯片配置区的每一所述贯穿开孔的所述阶梯结构上配置有多个连接点，其中所述连接点由多条布线与所述外部连接端点电性连接；多个芯片，每一所述芯片具有主动面及背面，于所述芯片的所述主动面上设置有多个焊垫，且所述焊垫的位置与所述封装基板的所述贯穿开孔的位置相互对应，将所述芯片配置于所述芯片配置区且固...

【专利技术属性】
技术研发人员：陈石矶，李皞白，
申请(专利权)人：冠研上海专利技术有限公司，
类型：新型
国别省市：上海;31