接触结构及其形成方法技术

本发明专利技术涉及接触结构及其形成方法。一种结构包括位于衬底上方的介电层、粘合层、硅化物、阻挡层和导电材料。介电层具有至衬底的表面的开口。粘合层沿着开口的侧壁。硅化物位于衬底的表面上。阻挡层位于粘合层和硅化物上，并且阻挡层直接邻接硅化物。导电材料位于开口中的阻挡层上。

【技术实现步骤摘要】
优先权声明和交叉引用本申请要求2014年8月7日提交的标题为“Method of Ti Salicide Formation with Low Resistance and Resulting Structure”的美国临时申请第62/034,424号的权益，其全部内容结合于此作为参考。
本专利技术涉及集成电路器件，更具体地，涉及接触结构及其形成方法。
技术介绍
半导体器件用于各种电子应用中，作为实例，诸如个人计算机、手机、数码相机和其他电子设备中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在其上形成电路组件和元件来制造半导体器件。通常期望半导体器件以较快的速度运行。此外，通常期望减小半导体器件的尺寸以增大器件密度并且允许电子应用的增大的功能。这两个特征有时可能是不能兼得的。当尺寸减小时，半导体器件的一些部件实际上可能导致较慢的速度。期望可以实现较快的速度和减小的尺寸的解决方案。
技术实现思路
为了解决现有技术中存在的问题，本专利技术提供了一种结构，包括：介电层，位于衬底上方，所述介电层具有至所述衬底的表面的开口；粘合层，沿着所述开口的侧壁；硅化物，位于所述衬底的表面上；阻挡层，位于所述粘合层和所述硅化物上，并且所述阻挡层直接邻接所述硅化物；以及导电材料，位于所述开口中的所述阻挡层上。在上述结构中，其中，所述粘合层是钛，所述阻挡层是氮化钛，并且
所述硅化物包括钛。在上述结构中，其中，所述粘合层的厚度介于和之间。在上述结构中，其中，所述硅化物的厚度介于和之间。在上述结构中，其中，所述阻挡层的厚度介于和之间。在上述结构中，其中，所述导电材料是钨。根据本专利技术的另一实施例，提供了一种结构，包括：介电层，位于衬底上方，开口穿过所述介电层至所述衬底；钛层，位于所述开口的介电侧壁上；含钛硅化物，位于所述衬底上；氮化钛层，位于所述钛层和所述含钛硅化物上，并且在所述氮化钛层的至少部分和所述含钛硅化物的至少部分之间未设置所述钛层的部分；以及导电材料，位于所述开口中的所述氮化钛层上。在上述结构中，其中，所述钛层的厚度介于和之间。在上述结构中，其中，所述含钛硅化物的厚度介于和之间。在上述结构中，其中，所述氮化钛层的厚度介于和之间。在上述结构中，其中，所述导电材料是钨。在上述结构中，其中，所述氮化钛层直接邻接所述含钛硅化物。根据本专利技术的又一实施例，提供了一种方法，包括：形成穿过介电层至衬底的开口，所述开口的底面是半导体材料的表面；沿着所述开口的侧壁和在所述半导体材料的表面上形成粘合层；在所述粘合层上形成阻挡层；在形成所述阻挡层之后，使所述粘合层与所述半导体材料反应以形成硅化物；以及在所述开口中的所述粘合层上形成导电材料。在上述方法中，其中，所述反应包括退火。在上述方法中，其中，在所述反应之后，所述阻挡层直接邻接所述硅化物。在上述方法中，其中，形成在所述半导体材料的表面上的所述粘合层的厚度介于和之间。在上述方法中，其中，所述硅化物的厚度介于和之间。在上述方法中，其中，所述阻挡层的厚度介于和之间。在上述方法中，其中，所述导电材料是钨。在上述方法中，其中，所述粘合层是钛，所述阻挡层是氮化钛，并且所述硅化物包括钛。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1至图6是根据一些实施例的形成接触结构的中间阶段。图7是根据一些实施例的接触结构和接触结构形成工艺的示例性应用。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。根据各个实施例提供了接触结构及其形成方法。示出了形成接触结构的中间阶段。讨论了实施例的一些变化。本领域普通技术人员将容易理解在其他实施例的范围内预期的可以做出的其他改变。虽然以特定顺序讨论了方法实施例，但是各种其他方法实施例可以以任何逻辑顺序实施并且可
以包括本文中描述的更少或更多的步骤。图1至图6示出了根据一些实施例的形成接触结构的中间阶段。图1示出了位于衬底20上方的介电层22以及形成为穿过介电层22至衬底20的开口24。衬底20可以是块状半导体衬底、绝缘体上半导体(SOI)衬底、多层或梯度衬底等并且可以是掺杂(例如，掺杂有p型或n型掺杂剂)或未掺杂的。衬底20可以是诸如硅晶圆的晶圆。通常地，SOI衬底包括形成在绝缘层上的半导体材料层。例如，绝缘层可以是埋氧(BOX)层、氧化硅层等。绝缘层提供在诸如硅或玻璃衬底的衬底上。在一些实施例中，衬底20的半导体材料可以包括元素半导体材料，诸如硅、锗等；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。此外，衬底20可以包括外延区，例如，外延区可以增大通过衬底20中的器件的载流子迁移率。例如，晶体管的源极/漏极区可以包括与衬底20的材料不同的材料的外延区。外延区可以是先前为衬底20列举的任何材料。可以形成至外延区的开口24。介电层22可以包括一个或多个介电层。例如，介电层22可以包括位于衬底20上方的蚀刻停止层和位于蚀刻停止层上方的层间电介质(ILD)。通常地，当形成开口24时，蚀刻停止层提供停止蚀刻工艺的机制。蚀刻停止层由具有与邻近的层不同的蚀刻选择性的介电材料形成，例如，位于下面的衬底20和上面的ILD之间的蚀刻停止层。在实施例中，蚀刻停止层可以由通过诸如化学汽相沉积(CVD)、等离子体增强CVD(PECVD)等的任何合适的方法沉积的SiN、SiCN、SiCO、CN、它们的组合等形成。ILD由诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)等的介电材料形成，并且可以通过诸如CVD、PECVD等的任何合适的方法沉积。介电层22可以包括位于ILD上方的额外的层，诸如硬掩模层、化学机械抛光(CMP)停止层等。例如，使用可接受的光刻和蚀刻工艺形成穿过介电层22的开口24。该蚀刻可以是任何可接受的蚀刻工艺，诸如反应离子蚀刻(RIE)、中性束
本文档来自技高网...

【技术保护点】
一种结构，包括：介电层，位于衬底上方，所述介电层具有至所述衬底的表面的开口；粘合层，沿着所述开口的侧壁；硅化物，位于所述衬底的表面上；阻挡层，位于所述粘合层和所述硅化物上，并且所述阻挡层直接邻接所述硅化物；以及导电材料，位于所述开口中的所述阻挡层上。

【技术特征摘要】
2014.08.07 US 62/034,424;2014.11.04 US 14/532,8861.一种结构，包括：介电层，位于衬底上方，所述介电层具有至所述衬底的表面的开口；粘合层，沿着所述开口的侧壁；硅化物，位于所述衬底的表面上；阻挡层，位于所述粘合层和所述硅化物上，并且所述阻挡层直接邻接所述硅化物；以及导电材料，位于所述开口中的所述阻挡层上。2.根据权利要求1所述的结构，其中，所述粘合层是钛，所述阻挡层是氮化钛，并且所述硅化物包括钛。3.根据权利要求1所述的结构，其中，所述粘合层的厚度介于和之间。4.根据权利要求1所述的结构，其中，所述硅化物的厚度介于和之间。5.根据权利要求1所述的结构，其中，所述阻挡层的厚度介于和之间。6.根据权利...

【专利技术属性】
技术研发人员：林瑀宏，傅美惠，林圣轩，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71