边缘耦合设备制造制造技术

提供了一种制造边缘耦合设备的方法和一种边缘耦合设备。该方法包括移除一部分覆层材料，以在倒锥形硅波导上形成沟槽；在覆层材料的剩余部分上以及在沟槽中，沉积具有折射率大于二氧化硅的材料；以及移除在所述沟槽中的一部分所述材料，以形成脊形波导。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本专利申请要求Huapu Pan等人于2014年4月9日提交的美国临时专利申请No.61/977,366、专利技术名称为“边缘耦合制造”的权益，在此并入其全部教导和公开内容作为参考。关于联邦政府资助的研究或开发的声明不适用。参照缩微胶片附录不适用。
技术介绍
在光学收发器中，希望在一个芯片中集成尽可能多的光子部件。然而，随着集成密度的增加和光子部件的大小缩减，由于光子集成电路(PIC)的波导中模式大小相应地缩减，PIC与诸如光纤的其他光学部件的集成变得愈发困难。例如，在基于硅光子的PIC中的典型450纳米(nm)×220nm波导的模式大小大约为波导本身的大小，而标准单模光纤的模式大小(例如，模场直径)大到9.2微米(μm)。因此，PIC上波导的模式大小比光纤的模式大小大得多。可使用透镜来减小光纤的模式大小，使之与PIC的波导的模式大小相对应。然而，如果PIC的接口处的模式大小太小，由于受限的对准公差，封装PIC与透镜和光纤是具有挑战性的。对于边缘耦合的PIC，模式转换器可用来扩大PIC的波导的模式大小。然而，模式转换器必须也能够与PIC上的其他部件集成。
技术实现思路
在一个实施例中，本公开包括一种制造边缘耦合设备的方法。该方法包括：移除一部分覆层材料，以在倒锥形硅波导上形成沟槽；在所述覆层材料的剩余部分上以及在所述沟槽中，沉积具有折射率大于二氧化硅的材料；以及移除在所述沟槽中的一部分所述材料，以形成脊形波导。在一个实施例中，本公开包括一种制造边缘耦合设备的方法。该方法包括：在设置在倒锥形硅波导之上的覆层材料中形成沟槽；在沟槽中沉积折射率材料，其中所述折射率材料具有1.445至3.5之间的折射率；以及图案化所述折射率材料，以在所述沟槽中形成脊形波导。在另一个实施例中，本公开包括边缘耦合设备。该边缘耦合设备包括：衬底；设置在所述衬底之上的隐埋氧化物；设置在所述隐埋氧化物之上的覆层材料，其中所述覆层材料包括沟槽；设置在所述沟槽下方的所述覆层材料中的倒锥形硅波导；以及设置在所述沟槽中的脊形波导，其中所述脊形波导和所述倒锥形硅波导彼此垂直对齐。附图说明图1为一边缘耦合设备的示意图。图2为另一边缘耦合设备的示意图。图3A至图3D共同示出了一种制造边缘耦合设备的方法的实施例；图4A至图4D共同示出了一种制造边缘耦合设备的方法的实施例；图5A至图5D共同示出了另一种制造边缘耦合设备的方法的实施例；图6为示出了根据本公开的一实施例的一种制造边缘耦合设备的方法的流程图；图7为示出了根据本公开的一实施例的一种制造边缘耦合设备的方法的流程图。具体实施方式在本文开始时应当理解，尽管下面只给出了一个或多个实施例的说明性的实现，但是所公开的系统和/或方法可应用各种当前已知的或现有的技术来实现。不能将本公开限制在下文所述的说明性的实现方式、附图和技术中，包括本文所示和所述的示例性设计方案和实现方式，而是可以在所附权利要求的范围内连同其等同物的全部范围内对其进行修改。图1为C.Kopp等人在电气和电子工程师协会(IEEE)《量子电子学报》选题，2010(Kopp)“硅光子电路：On-CMOS集成、纤维光耦合和封装(Silicon Photonic Circuits：On-CMOS Integration，Fiber Optical Coupling，and Packaging)”中描述的类似的一边缘耦合设备100的示意图，在此并入作为参考。通过用富含硅的氧化物(SiOx)覆盖绝缘体上硅(SOI)晶片104上的倒锥形单硅波导102(例如，硅线)，制造边缘耦合设备100。接着，部分蚀刻SiOx，以形成折射率约为1.6的肋形波导106。肋形波导106的模式大小兼容与高性能透镜纤维108的耦合。然而，边缘耦合设备100不与任何其他光子部件集成，除了SiOx波导106，在倒锥形单硅线102上没有覆层材料。图2为Solomon Assefa等人的专利号为7,738,753、专利技术名称为“CMOS兼容集成的介质光波导耦合器及其制造(CMOS Compatible IntegratedDielectric Optical Waveguide Coupler and Fabrication)”的美国专利中描述的类似的另一边缘耦合设备200的示意图，在此并入作为参考。如所示的，边缘耦合设备200包括在其上制造有电子和/或光电子电路的半导体器件208的顶部上顺序堆叠的氮化硅(SiN)层202、二氧化硅(SiO2)层204和类金刚石(DLC)层206。氧氮化硅(SiON)耦合器210置于延伸穿过二氧化硅层204和类金刚石层206并向下至氮化硅层202的沟槽中。然而，边缘耦合设备200的制造不需要在高折射率材料上执行蚀刻工艺以形成脊形波导。边缘耦合设备200可与其他硅光子部件集成，但是边缘耦合设备200是在制造其他硅光子部件的过程中制造的，并且是覆层材料的一部分。不幸的是，图1至图2的边缘耦合设备100、200和其他现有技术方法存在各种缺点，即，倒锥形设计具有受限的模式大小并很难将倒锥形设计与其他的光子部件单片集成。本文公开的实施例用于解决上述提到的一些问题。如以下将要更全面说明的，实施例可提供制造边缘耦合设备的制造，首先，在制造的硅光子晶片上移除覆层材料，然后，用高折射率材料(例如，折射率高于氧化物的材料)填充移除的区域，第三，蚀刻高折射率材料，以形成脊形波导。边缘耦合设备可包括由高折射率材料覆盖的倒锥形硅波导。随着倒锥形硅波导的宽度变窄，光学模式从硅波导到高折射率材料脊形波导逐渐转换。边缘耦合设备的最终模式大小主要依赖于高折射率材料脊形波导的大小。边缘耦合设备的制造不会负面地冲击或影响在硅光子晶片上已经制造的部件的性能。公开的实施例可提供比简单倒锥形更大的模式大小(例如，约3μm到5μm)、与悬挂的边缘耦合器相比，由于不存在悬挂结构，所以耦合损失小，可靠性改善，由于最小倒锥形宽度可以更大，所以具有改进的制造公差，并且可以与其他无源和有源SOI部件单片集成。图3A至图3D共同示出了一种制造边缘耦合设备300的方法的实施例，该方法的最终结果在图3D中示出。如图3A所示，提供了晶粒或集成电路晶片302的代表性部分。集成电路晶片302例如可包括PIC或集成的光电路。PIC为集成多个(至少两个)光子功能的设备，并且因此类似于电子集成电路。在一实施例中，如图3A所示，集成电路晶片302的衬底304具有SOI结构。在SOI结构中，半导体制造时，尤其微电子学中，使用半导体-绝缘体-半导体分层衬底，代替只有半导体的衬底，以减小寄生器件电容，从而提高性能。在图3A的衬底304中，隐埋氧化物(BOX)层306设置在半导体材料308部分或层之间。例如，隐埋氧化物层306可包括二氧化硅或其他适合的氧化物。在一实施例中，隐埋氧化物层306在下面的半导体材料308上生长。BOX层306取决于施加，可具有从约40nm到约100nm范围内的厚度。在一实施例中，半导体材料308是例如硅或含有硅的材料。可替代地或另外地，半导体材料308包括另一种元素半导体，例如锗和/或金刚石。半导体材料308也可以是化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化本文档来自技高网...

【技术保护点】
一种制造边缘耦合设备的方法，包括：移除一部分覆层材料，以在倒锥形硅波导上形成沟槽；在所述覆层材料的剩余部分上以及在所述沟槽中，沉积具有折射率大于二氧化硅的材料；以及移除在所述沟槽中的一部分所述材料，以形成脊形波导。

【技术特征摘要】
【国外来华专利技术】2014.04.09 US 61/977,3661.一种制造边缘耦合设备的方法，包括：移除一部分覆层材料，以在倒锥形硅波导上形成沟槽；在所述覆层材料的剩余部分上以及在所述沟槽中，沉积具有折射率大于二氧化硅的材料；以及移除在所述沟槽中的一部分所述材料，以形成脊形波导。2.根据权利要求1所述的方法，进一步包括：在所述移除一部分覆层材料之前，在所述倒锥形硅波导上形成蚀刻停止层，其中通过向下蚀刻直到所述蚀刻停止层，移除所述一部分覆层材料。3.根据权利要求2所述的方法，进一步包括：使用时间控制式蚀刻工艺，移除所述一部分覆层材料。4.根据权利要求1所述的方法，进一步包括：使用光刻工艺移除在所述沟槽中的一部分所述材料。5.根据权利要求1所述的方法，其中所述覆层材料包括二氧化硅层。6.根据权利要求1所述的方法，其中所述覆层材料包括二氧化硅层，以及氮化硅层和碳化硅层的至少一个。7.根据权利要求1所述的方法，其中所述材料的折射率小于硅的折射率。8.根据权利要求1所述的方法，其中所述材料为氮化硅(SiN)、氧化硅(SiOx)、氧氮化硅(SiON)、氧化铝(Al2O3)和氮化铝(AlN)。9.根据权利要求1所述的方法，其中所述材料的厚度在2微米(μm)至20μm之间。10.根据权利要求1所述的方法，其中所述沟槽的宽度大于所述倒锥形硅波导的宽度，并且所述沟槽的宽度大于5μm。11.根据权利要求1所述的方法，其中所述脊形波导具有单模条件。12.根据权利要求1所述的方法，其中所述脊形波导的形成使得脊形波导宽度相当...

【专利技术属性】
技术研发人员：潘华璞，刘宗荣，魏红振，陈宏民，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44