本发明专利技术属于半导体技术领域，涉及一种具有高K介质槽的纵向增强型MIS HEMT器件。本发明专利技术在源电极下方引入高K介质材料，且高K介质材料延伸至缓冲层；在沟道层之下引入与缓冲层导电类型相反的阻挡层，且阻挡层与栅极两侧接触。阻挡层及高K介质对缓冲层进行二维耗尽作用而提高其掺杂浓度，显著降低器件的导通电阻；反向阻断状态下，高K介质调制纵向电场提升器件耐压。同时，本发明专利技术采用与槽栅侧壁接触的P型掺杂阻挡层夹断2DEG与缓冲层的纵向导电沟道，由绝缘栅电极上施加的电压对导电沟道进行控制，从而实现增强型。本发明专利技术所公布的器件制备工艺与传统工艺兼容。
【技术实现步骤摘要】
本专利技术属于半导体
，涉及一种具有高K介质槽的纵向增强型MIS HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)器件。
技术介绍
基于GaN材料的高电子迁移率晶体管(HEMT)，由于高电子饱和速度、高密度二维电子气(2DEG)以及较高临界击穿电场，使得其在大电流、低功耗、高频和高压开关应用领域具有巨大的应用前景。横向GaN HEMT因高密度二维电子气(2DEG)使其在高频和低功耗应用领域倍受青睐，其器件基本结构如图1所示。但是横向GaN HEMT存在以下缺点：1、截止状态下易在栅极靠近漏端一侧形成电场峰值，导致器件提前击穿，限制耐压的提高；2、截止状态下存在缓冲层泄漏电流，过大的缓冲层泄漏电流会导致器件提前击穿，限制了GaN HEMT在高压方面的应用；3、横向GaN HEMT器件主要通过栅极与漏极之间的有源区来承受耐压，因此高压GaN HEMT需要较大的栅漏间距，造成器件占用过大的芯片面积，不利于小型化的发展趋势。为了克服横向GaN HEMT器件以上缺点，业内研究者展开了对纵向GaN HEMT结构的研究。文献(Masakazu KANECHIKA,et.al.A Vertical Insulated Gate AlGaN/GaN Heterojunction Field-Effect Transistor,Japanese Journal of Applied Physics,VOL.46,NO.21,pp.L503-L505,May 2007)提出纵向GaN HEMT结构，如图2所示，它有效地改善了上述横向GaN HEMT所存在的问题。与横向GaN HEMT相比，纵向GaN HEMT存在以下优势：1、器件主要通过栅极与漏极之间的纵向间距来承受耐压，故可减小表面尺寸，节省芯片面积；2、P型阻挡层与N型半导体缓冲层之间形成的PN结可以有效阻挡从源极注入的电子，从而抑制器件缓冲层泄漏电流；3、由于器件表面的栅极和源极均为低电压，器件栅极附近不会形成高场区域，因此可以从根本上避免横向GaN HEMT由于栅极电场集中效应而导致的提前击穿。对于常规纵向GaN HEMT而言，纵向器件无法完全利用2DEG来实现导通，导通电流需要流经缓冲层，这使得导通电阻远高于横向器件；且随着击穿电压的提高，需降低缓冲层掺杂浓度并增加其厚度，这使得导通电阻急剧增加，并制约了器件的正向电流能力，因此常规纵向GaN HEMT器件存在击穿电压与导通电阻这一矛盾关系。
技术实现思路
本专利技术的目的，就是针对上述问题，提出具有高K介质槽的纵向增强型MIS HEMT器件，在达到提高器件击穿电压的同时降低器件的导通电阻，缓解或解决耐压与导通电阻的矛盾关系。本专利技术的技术方案是：如图3所示,一种具有高K介质槽的纵向增强型MIS HEMT器件，包括从下至上依次层叠设置的漏电极1、衬底2、缓冲层3、阻挡层5、沟道层7和势垒层8；所述势垒层8的两端具有源电极6，所述源电极6的下表面穿过势垒层8和沟道层7与阻挡层5上表面接触；两个源电极6的中间具有绝缘栅极结构；所述源电极6与绝缘栅极结构之间的势垒层8上表面具有介质钝化层9；所述源电极1和漏电极6均为欧姆接触；其特征在于，在所述源电极6下方具有填充有高K介质材料4的高K介质槽，所述高K介质材料4垂直向下延伸至缓冲层3中且高K介质材料4顶部与源电极6接触；所述高K介质材料4的相对介电常数大于缓冲层3的相对介电常数；所述衬底2和沟道层7为N型掺杂，所述阻挡层5为P型掺杂，且阻挡层5与栅极两侧接触；所述绝缘栅极结构沿垂直方向向下延伸，依次贯穿势垒层8、沟道层7和阻挡层5并延伸入缓冲层3中；所述绝缘栅极结构由绝缘栅介质10和被绝缘栅介质10包围栅电极11构成。进一步的，所述绝缘栅极结构的横向宽度从下至上逐渐增加。进一步的，所述绝缘栅介质10垂直向下延伸部分的厚度从上至下逐渐增加。进一步的，所述高K介质材料4从上到下由多种不同介电常数的高K介质构成，且从上至下介电常数依次增加。进一步的，其特征在于，所述高K介质材料4底部与衬底2接触。进一步的，所述绝缘栅介质10采用的材料为Al2O3、HfO2、SiO2一种或几种的组合。进一步的，所述沟道层7和势垒层8形成异质结。本专利技术的有益效果为：1、为充分利用GaN材料的高临界击穿电场特性，本专利技术在源电极下方引入高K介质材料，阻断状态下，高K介质对缓冲层辅助耗尽并调制纵向电场，器件可以实现高的关态击穿电压。2、由于阻挡层及高K介质对缓冲层进行二维耗尽，缓冲层可以采用高掺杂的N区，从而使器件的导通电阻明显降低。3、通常由于极化产生的2DEG使得AlGaN/GaN材料体系是常开型沟道，本专利技术中采用P型掺杂的阻挡层与栅极接触，阻挡层夹断2DEG与缓冲层的纵向导电沟道，从而实现增强型，由绝缘栅电极上施加的电压对导电沟道进行控制。附图说明图1是常规横向HEMT器件结构。图2是常规纵向HEMT器件结构。图3是本专利技术提出的具有高K介质槽的纵向增强型MIS HEMT器件结构。图4是本专利技术提出的绝缘栅极结构横向宽度从下至上逐渐增加的具有高K介质槽的纵向增强型MIS HEMT器件结构。图5是本专利技术提出的绝缘栅介质厚度从上至下逐渐增加的具有高K介质槽的纵向增强型MIS HEMT器件结构。图6是本专利技术提出的由多种不同介电常数高K介质材料构成的高K介质槽纵向增强型MIS HEMT器件结构。图7是本专利技术提出的高K介质材料底部与衬底接触的高K介质槽纵向增强型MIS HEMT器件结构。图8是本专利技术提出的具有高K介质槽的纵向增强型MIS HEMT器件结构与传统纵向HEMT结构的反向耐压电场分布比较图。图9是本专利技术提出的具有高K介质槽的纵向增强型MIS HEMT器件结构与传统纵向HEMT结构的输出曲线比较图。具体实施方式下面结合附图和实施例，详细描述本专利技术的技术方案：实施例1图3示出了一种具有高K介质槽的纵向增强型MIS HEMT器件的全元胞结构示意图。本例器件包括：一种具有高K介质槽的纵向增强型MIS HEMT器件，包括从下至上依次层叠设置的漏电极1、衬底2、缓冲层3、阻挡层5、沟道层7和势垒层8，源电极6穿过势垒层8和沟道层7直达阻挡层5上表面；两个源电极6中间设置绝缘栅极结构；所述源电极6与绝缘栅极结构之间的势垒层8上表面具有介质钝化层9；所述源电极1和漏电极6为欧姆接触。其特征在于，在所述源电极6下方是一个高K介质槽，高K介质材料4延伸至缓冲层3中且顶部与源电极6接触；所述高K介质材料4的相对介电常数大于半导体缓冲层3的相对介电常数；所述衬底2和沟道层7为N型掺杂，所述阻挡层5为P型掺杂，且阻挡层5与栅极两侧接触；所述绝缘栅极结构沿垂直方向向下延伸，依次贯穿势垒层8、沟道层7和阻挡层5并延伸入缓冲层3中；所述绝缘栅极结构由绝缘栅介质10和被绝缘栅介质10包围栅电极11构成。本专利技术提供的具有高K介质槽的纵向增强型MIS HEMT器件缓解了传统纵向GaN HEMT器件耐压与导通电阻的矛盾关系。反向阻断状态下，高K介质对缓冲层辅助耗尽并调制纵向电场，提升器件关态击穿电压；同时，由于高K介质槽的引入，缓冲层被阻挡层及高K介质槽二维耗尽而提高其掺杂浓度本文档来自技高网...
【技术保护点】
一种具有高K介质槽的纵向增强型MIS HEMT器件，包括从下至上依次层叠设置的漏电极(1)、衬底(2)、缓冲层(3)、阻挡层(5)、沟道层(7)和势垒层(8)；所述势垒层(8)的两端具有源电极(6)，所述源电极(6)的下表面穿过势垒层(8)和沟道层(7)与阻挡层(5)上表面接触；两个源电极(6)的中间具有绝缘栅极结构；所述源电极(6)与绝缘栅极结构之间的势垒层(8)上表面具有介质钝化层(9)；所述源电极(1)和漏电极(6)均为欧姆接触；其特征在于，在所述源电极(6)下方具有填充有高K介质材料(4)的高K介质槽，所述高K介质材料(4)垂直向下延伸至缓冲层(3)中且高K介质材料(4)顶部与源电极(6)接触；所述高K介质材料(4)的相对介电常数大于缓冲层(3)的相对介电常数；所述衬底(2)和沟道层(7)为N型掺杂，所述阻挡层(5)为P型掺杂，且阻挡层(5)与栅极两侧接触；所述绝缘栅极结构沿垂直方向向下延伸，依次贯穿势垒层(8)、沟道层(7)和阻挡层(5)并延伸入缓冲层(3)中；所述绝缘栅极结构由绝缘栅介质(10)和被绝缘栅介质(10)包围栅电极(11)构成。
【技术特征摘要】
1.一种具有高K介质槽的纵向增强型MIS HEMT器件，包括从下至上依次层叠设置的漏电极(1)、衬底(2)、缓冲层(3)、阻挡层(5)、沟道层(7)和势垒层(8)；所述势垒层(8)的两端具有源电极(6)，所述源电极(6)的下表面穿过势垒层(8)和沟道层(7)与阻挡层(5)上表面接触；两个源电极(6)的中间具有绝缘栅极结构；所述源电极(6)与绝缘栅极结构之间的势垒层(8)上表面具有介质钝化层(9)；所述源电极(1)和漏电极(6)均为欧姆接触；其特征在于，在所述源电极(6)下方具有填充有高K介质材料(4)的高K介质槽，所述高K介质材料(4)垂直向下延伸至缓冲层(3)中且高K介质材料(4)顶部与源电极(6)接触；所述高K介质材料(4)的相对介电常数大于缓冲层(3)的相对介电常数；所述衬底(2)和沟道层(7)为N型掺杂，所述阻挡层(5)为P型掺杂，且阻挡层(5)与栅极两侧接触；所述绝缘栅极结构沿垂直方向向下延伸，依次贯穿势垒层(8)、沟道层(7)和阻挡层(5)并延伸入缓冲层(3)中；所述绝缘栅极结构由绝缘栅介质(10)和被绝缘栅介质(1...
【专利技术属性】
技术研发人员：罗小蓉，彭富，杨超，吴俊峰，魏杰，邓思宇，张波，李肇基，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。