集成电路制造技术

本公开涉及一种集成电路。该集成电路包括：半导体衬底，形成在衬底内的至少一个绝缘区域，以及检测器，检测器包括至少部分地延伸至绝缘区域中的两个导电接触，两个导电接触均具有位于绝缘区域与下方衬底区域之间的界面处的第一端部，以及第二端部，两个第二端部被设计用以连接至被配置用于递送表示两个第一端部之间的电阻值的电信号的电路。

【技术实现步骤摘要】

本技术涉及集成电路，并且更具体地涉及从其背面检测集成电路衬底的潜在薄化。
技术介绍
必须尽可能针对攻击(特别是被设计用于发现所存储的数据的攻击)保护集成电路，特别是装备具有包含敏感信息的存储器的那些集成电路。一个可能的攻击可以由例如借由激光束而实现的聚焦的离子束(FIB－聚焦离子束)而实现。当由犯罪者以如此方式从其背面薄化集成电路的衬底以便尽可能靠近形成在其正面上的集成电路的部件时该攻击的效率增大。
技术实现思路
根据一个实施例及其实施方式，因此提供了一种从其背面检测集成电路的衬底的可能薄化的技术，这是易于实施的并且在所占据表面积方面是特别紧凑小型化的。因此，应用有利地提供了由集成电路的绝缘区域、例如“浅沟槽隔离(使用缩写STI)”类型的绝缘区域所占据的空间，以便于形成导电接触，导电接触的端部将出现在下方衬底区域中，以便于能够测量表示在这两个端部之间的电阻的量。延伸进入绝缘区域中的这两个接触的形成对于由集成电路所占据的表面区域没有影响。此外，当薄化衬底直至其非常接近或者甚至到达时，绝缘区域将导致在这两个接触之间电阻的增大，这将是易于可测量的。同样有利的是，由与用于制造集成电路的传统方法完美地兼容的方法而提供该接触的形成。根据一个方面，提供了一种集成电路，包括半导体衬底，形成在衬底内的例如浅沟槽隔离类型的至少一个绝缘区域，以及包括至少部分地延伸进入所述绝缘区域中的两个导电接触的检测器，每个具有位于绝缘区域与下方衬底区域之间的界面处的第一端部，以及第二端部；两个第二端部旨在连接至集成电路，优选地被并入集成电路中，被配置用于递送表示两个第一端之间电阻值的电信号。根据一个实施例，集成电路通常包括位于衬底顶部上的电介质层(由本领域技术人员已知为用于前金属电介质的缩写PMD)以及位于电介质层顶部上的至少第一金属化层。两个导电接触继而也延伸进入电介质层中，它们的第二端部通向第一金属化层。通常，集成电路包括从衬底突出的数个部件。这是例如用于晶体管栅极区域的情形。这些晶体管可以是具有各种栅极氧化物厚度的单栅极晶体管，或者另外是诸如用于非易失性存储器的那些(FLASH或EEPROM存储器)的双栅极晶体管。集成电路接着通常包括刻蚀停止层(称作CESL：接触刻蚀停止层)，显著地覆盖了部件的突出部分并且一方面位于所述介质层与所述绝缘区域之间并且另一方面位于衬底和所述绝缘区域之间。额外的导电接触随后通过刻蚀停止层与部件的一些突出部分以及与衬底的硅化区域(包括金属硅化物的区域)形成接触。此外，用于标识可能的衬底薄化的所述两个导电接触也穿过所述刻蚀停止层。更具体地，根据其中半导体衬底包括硅的一个实施例，所述刻蚀操作包括相对于硅并且相对于硅化区域的金属硅化物是选择性的、被设计用于对刻蚀停止层刻蚀的最终刻蚀步骤，该最终刻蚀步骤是也允许刻蚀绝缘区域材料的定时刻蚀工艺，刻蚀时间根据所述绝缘区域深度而确定。本专利技术人实际上已经观察到，为了允许未来的接触件与硅化区域形成接触，允许对刻蚀停止层刻蚀的该最终刻蚀步骤在并不具有任何特定修改的情形下也允许刻蚀绝缘区域，以便于形成被设计用于容纳允许检测衬底的可能薄化的未来接触的孔口。为此目的，足以确定根据绝缘区域深度的刻蚀时间，以便于使得孔口出现在与下方衬底区域的界面处。此外，因为该刻蚀相对于硅并且相对于金属硅化物是选择性的，因此额外的刻蚀时间对于硅化区域将仅具有非常有限的显著影响。因此注意在绝缘区域内这些接触的形成优选地与集成电路中现有的传统刻蚀操作兼容并且仅要求“接触”掩模的修改。附图说明一旦查阅了非限定性实施例及其实施方式的详细说明并且从附图将使得本技术的其他优点和特征变得明显，其中：－图1和图2是本技术的各个实施例及其实施方式的示意说明。具体实施方式在图1中，参考标记IC表示集成电路，包括例如具有P型导电性的半导体衬底SB，包括例如浅沟槽隔离(STI)类型的至少一个绝缘区域RIS，其在此处所示的示例中位于具有N导电类型的阱CS的顶部上。衬底的顶面(或正面)FS由通常为氮化硅SiN的刻蚀停止层1(CESL层)覆盖。该层1由电介质层2覆盖，通常由本领域技术人员标注为缩写PMD，PMD将刻蚀停止层1与集成电路的互连部分的第一金属化层M1分隔，集成电路的互连部分的第一金属化层M1通常由本领域技术人员标注为缩写BEOL(用于制造线后端)。为了能够从与其顶面或正面FS相对的其背面FA检测衬底SB的潜在薄化，集成电路IC包括检测器DT，检测器DT在此包括延伸穿过介质层2、刻蚀停止层1和绝缘区域RIS的两个导电接触C1、C2。两个接触C1和C2分别具有两个第一端部EX11和EX21，位于在绝缘区域RIS与下方衬底区域(此处为阱CS)之间的界面处。两个接触C1和C2也分别包括两个第二端部EX12和EX22，与第一端部相对，位于在介质层2与第一金属化层M1之间的界面处。这两个第二端部EX12和EX22与金属化层M1的两个金属迹线PST1和PST2接触，这两个接触连接至电路3。尽管并非不可缺少，但该电路3优选地包括在集成电路IC内。电路3在此借由非限定性示例的方式包括比较器31，其非反相输入端连接至电压分压桥30，并且其反相输入端连接至金属迹线PST2并且因此连接至接触C2。另一金属迹线PST1以及因此另一接触C1连接至电源电压，在此为接地GND。比较器31将存在于金属迹线PST2上的电压与由电压分压器30提供的参考电压比较，并且递送信号S，其数值表示存在于金属迹线PST2上的电压比参考电压更低或者相反的事实。此外，电压PST2是表示在由两个接触C1和C2以及下方衬底区域CS形成的电阻性通道中流动的电流的量，并且特别地表示该下方衬底区域的电阻。如果衬底并未薄化，对于0.8微米量级的两个接触之间的距离L以及等于0.8μm的宽度W(对于90纳米技术而言)，两个第一端部EX11和EX21之间电阻为低，例如10kΩ的量级。相反地，如果攻击者薄化衬底SB以便于非常接近或甚至到达绝缘区域RIS，则两个第一端部EX11和EX21之间电阻显著增大(以达到例如20kΩ的数值)，这接着引起迹线PST2上电压的增大以及比较器31的切换，信号S接着代表衬底的薄化。将明显的是，在该情形中，在此并未示出的处理机构(例如逻辑电路)可以抑制集成电路的操作。现在更特别地参照图2以便于描述接触C1和C2的一个实施例。图2示意性示出了集成电路的其他部件，借由非限定性示例的方式诸如两个晶体管T1和T2。晶体管T1是具有双栅极区域P1和P2的晶体管，诸如用于例如闪存或EEPROM类型的非易失性存储器中的那些。第一栅极区域P1由第一栅极氧化物OX1与衬底隔离，并且两个栅极区域P1和P2由第二栅极氧化物OX2相互隔离。晶体管T2是常规的晶体管，其栅极区域P1由栅极氧化物OX3与衬底隔离。这些晶体管的源极、漏极和栅极区域传统地包括接近它们表面的金属硅化物的区域(硅化区域)ZS1、ZS2、ZS3、ZS4和ZS5。这些硅化区域的某些区域旨在由额外的导电接触件(例如硅化区域ZS3、ZS4和ZS5)接触。图2示出了孔口ORD1、ORD2和ORD3，其将由一个或多个导电材料(例如钨)填充，以便于形成前述的三个额外导电接触，以及示出了两个孔口OR1和O本文档来自技高网...

【技术保护点】
一种集成电路，其特征在于，包括：半导体衬底(SB)，形成在所述衬底内的至少一个绝缘区域(RIS)，以及检测器(DT)，所述检测器包括至少部分地延伸至所述绝缘区域中的两个导电接触(C1，C2)，所述两个导电接触均具有位于所述绝缘区域(RIS)与下方衬底区域(CS)之间的界面处的第一端部(EX11，EX21)，以及第二端部(EX12，EX22)，两个第二端部(EX11，EX21)被设计用以连接至被配置用于递送表示两个第一端部(EX11，EX21)之间的电阻值的电信号(S)的电路(3)。

【技术特征摘要】
2016.02.22 FR 16514241.一种集成电路，其特征在于，包括：半导体衬底(SB)，形成在所述衬底内的至少一个绝缘区域(RIS)，以及检测器(DT)，所述检测器包括至少部分地延伸至所述绝缘区域中的两个导电接触(C1，C2)，所述两个导电接触均具有位于所述绝缘区域(RIS)与下方衬底区域(CS)之间的界面处的第一端部(EX11，EX21)，以及第二端部(EX12，EX22)，两个第二端部(EX11，EX21)被设计用以连接至被配置用于递送表示两个第一端部(EX11，EX21)之间的电阻值的电信号(S)的电路(3)。2.根据权利要求1所述的集成电路，其特征在于，进一步包括位于所述衬底的顶部上的电介质层(2)，以及位于所述电介质层的顶部上的至少第一...

【专利技术属性】
技术研发人员：P·弗纳拉，C·里韦罗，
申请(专利权)人：意法半导体鲁塞公司，
类型：新型
国别省市：法国;FR