多元件封装体与其制备方法技术

本发明专利技术公开了一种多元件封装体与其制备方法，多元件封装体包含基板、至少两个元件区域、第一重布局层、外部晶片以及多个第一连接件。此两个元件区域自基板形成，而第一重布局层设置于基板上，并电性连接至此两个元件区域。外部晶片设置于第一重布局层上，而多个第一连接件设置于第一重布局层与外部晶片之间，以连接第一重布局层与外部晶片。本发明专利技术的多元件封装体中的基板与元件区域之间不具有任何界面使元件区域能直接集成，降低元件区域断线或损坏的风险。

【技术实现步骤摘要】

本专利技术涉及一种多元件封装体及其制造方法。
技术介绍
随着半导体元件制造技术演进，半导体元件的电路密度不断增加且元件尺寸也进一步微缩以得到高集成密度的半导体元件。如此一来，在半导体元件的尺寸减少与密度增加的情况下，对于封装技术的要求也对应地渐驱严苛。近年来随着对尺寸更小的电子装置需求的成长，对于半导体晶片需要更创新的封装技术。通常会在晶圆上制备多个元件，并以切割工艺将晶圆上的多个元件分离成独立的晶片。此些晶片会置放于乘载基板上，再进行封装工艺以集成多个晶片于一个封装体中。然而，在置放晶片于乘载基板上的过程中会产生震动，使得晶片易产生断线或损坏的问题并降低了封装体的良率。此外，使用乘载基板需耗费额外的成本，此更降低了封装工艺的效率。据此，业界亟需一种新颖的封装体结构与其制备方法以解决上述的问题。
技术实现思路
本专利技术的目的在于提供一种多元件封装体与其制备方法，以集成至少两个元件区域于一个多元件封装体中，而不需使用任何乘载基板，因此多元件封装体中的基板与元件区域之间不具有任何界面。本专利技术的一实施例提供一种多元件封装体，其包含基板、至少两个元件区域、第一重布局层、外部晶片以及多个第一连接件。此两个元件区域自基板形成，而第一重布局层设置于基板上，并电性连接至此两个元件区域。外部晶片设置于第一重布局层上，而多个第一连接件设置于第一重布局层与外部晶片之间，以连接第一重布局层与外部晶片。根据本专利技术一个或多个实施方式，多元件封装体还包含多个第二连接件设置于第一重
布局层上。根据本专利技术一个或多个实施方式，第二连接件的直径大于第一连接件的直径与外部晶片的厚度的总和。根据本专利技术一个或多个实施方式，多元件封装体还包含封胶层、第二重布局层以及多个第三连接件。封胶层覆盖外部晶片与第一重布局层，第二重布局层设置于封胶层上，而此些第三连接件设置于第二重布局层上。根据本专利技术一个或多个实施方式，封胶层包含第一导电接触通过封胶层以连接第一重布局层与第二重布局层。根据本专利技术一个或多个实施方式，封胶层包含第二导电接触通过封胶层与外部晶片以连接第一重布局层与第二重布局层。根据本专利技术一个或多个实施方式，第一重布局层与第二重布局层包含介电层、多个金属层以及多个导电柱。此些金属层于介电层中呈平行排列，而此些导电柱同样位于介电层中并电性连接相邻的两个金属层。根据本专利技术一个或多个实施方式，封胶层包含环氧树脂。本专利技术的一实施例提供一种多元件封装体，其包含基板、至少两个元件区域、第一重布局层、外部晶片、第二重布局层以及封胶层。此两个元件区域自基板形成，而第一重布局层设置于基板上。外部晶片设置于第一重布局层上，而第二重布局层设置于第一重布局层上。封胶层设置于第一重布局层与第二重布局层之间，且封胶层包含第一导电接触与第二导电接触。第一导电接触通过封胶层，而第二导电接触通过封胶层与外部晶片，且第一导电接触与第二导电接触连接第一重布局层与第二重布局层。本专利技术的一实施例提供一种多元件封装体的制备方法，其包含下列步骤。先在晶圆上形成第一重布局层，晶圆具有至少两个元件区域，且第一重布局层电性连接至此两个元件区域。接着在第一重布局层上形成多个第一连接件，并在此些第一连接件上配置外部晶片，以使外部晶片借由此些第一连接件电性连接至第一重布局层。根据本专利技术一个或多个实施方式，多元件封装体的制备方法还包含在第一重布局层上
形成多个第二连接件，且第二连接件的直径大于第一连接件的直径与外部晶片的厚度的总和。根据本专利技术一个或多个实施方式，多元件封装体的制备方法还包含下列步骤。形成暂时粘着层覆盖第二连接件与外部晶片并薄化晶圆，最后再移除暂时粘着层。根据本专利技术一个或多个实施方式，多元件封装体的制备方法还包含沿着切割道切割晶圆以形成多元件封装体。根据本专利技术一个或多个实施方式，外部晶片具有第一穿孔。根据本专利技术一个或多个实施方式，多元件封装体的制备方法还包含下列步骤。形成封胶层覆盖第一重布局层与外部晶片，并移除部分的封胶层以形成第二穿孔与第三穿孔。其中第二穿孔暴露第一重布局层，而第三穿孔贯通第一穿孔以暴露第一重布局层。之后再填充导电材料至第一穿孔、第二穿孔与第三穿孔中以形成第一导电接触与第二导电接触。根据本专利技术一个或多个实施方式，多元件封装体的制备方法还包含下列步骤。形成第二重布局层于封胶层上，且第二重布局层电性连接至第一导电接触与第二导电接触。之后再在第二重布局层上形成多个第三连接件。根据本专利技术一个或多个实施方式，多元件封装体的制备方法还包含下列步骤。形成暂时粘着层覆盖第三连接件与第二重布局层并薄化晶圆，最后再移除暂时粘着层。根据本专利技术一个或多个实施方式，多元件封装体的制备方法还包含沿着切割道切割晶圆以形成多元件封装体。根据本专利技术一个或多个实施方式，在晶圆上形成第一重布局层包含下列步骤。沉积介电材料覆盖晶圆，再移除部分的介电材料以形成多个开口暴露晶圆中的此些元件区域。之后在此些开口中形成多个导电柱，并在此些导电柱上形成金属层后再图案化金属层。根据本专利技术一个或多个实施方式，在晶圆上形成第二重布局层包含下列步骤。沉积介电材料覆盖封胶层，再移除部分的介电材料以形成多个开口暴露第一导电接触与第二导电接触。之后在此些开口中形成多个导电柱，并在此些导电柱上形成金属层后再图案化金属层。与现有技术相比，本专利技术具有如下有益效果：本专利技术的多元件封装体及其制造方法，以集成至少两个元件区域于一个多元件封装体中，而不需使用任何乘载基板，因此多元件封装体中的基板与元件区域之间不具有任何界面。再者，晶圆中的元件区域是直接集成，从而可降低元件区域断线或损坏的风险。总结以上数点，省略乘载基板的使用降低了多元件封装体的成本，从而封装工艺的效率还大幅增加并提升了多元件封装体的良率。附图说明为让本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下：图1A为依据本专利技术的部分实施方式中一种多元件封装体的俯视图；图1B为本专利技术的部分实施方式中，图1A的多元件封装体沿着AA剖线的剖视图；图2A为依据本专利技术的部分实施方式中一种多元件封装体的俯视图；图2B为本专利技术的部分实施方式中，图2A的多元件封装体沿着AA剖线的剖视图；图2C为本专利技术的部分实施方式中外部晶片的立体示意图；图2D为本专利技术的其他部分实施方式中一种多元件封装体的剖视图；图3A至图3D为依据本专利技术的部分实施方式中，图1A与图1B的多元件封装体在工艺各个阶段的剖视图；图4A至图4F为依据本专利技术的部分实施方式中，图2A与图2B的多元件封装体在工艺各个阶段的剖视图；以及图5为依据本专利技术的部分实施方式中，图2D的多元件封装体在工艺的中间阶段的剖视图。具体实施方式之后将以示例图式以详细描述本专利技术的各种实施方式，且在图式和说明书中使用相同的元件符号以指代相同或相似的部分。以下将以图式公开本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式绘示。请参阅图1A与图1B。图1A为依据本专利技术的部分实施方式中一种多元件封装体的俯视图，而图1B为本文档来自技高网...

【技术保护点】
一种多元件封装体，其特征在于，所述多元件封装体包含：自基板形成的至少两个元件区域；第一重布局层，其设置于所述基板上，并电性连接至所述两个元件区域；外部晶片，其设置于所述第一重布局层上；以及多个第一连接件，其设置于所述第一重布局层与所述外部晶片之间，其以连接所述第一重布局层与所述外部晶片。

【技术特征摘要】
2015.06.04 US 14/731,3821.一种多元件封装体，其特征在于，所述多元件封装体包含：自基板形成的至少两个元件区域；第一重布局层，其设置于所述基板上，并电性连接至所述两个元件区域；外部晶片，其设置于所述第一重布局层上；以及多个第一连接件，其设置于所述第一重布局层与所述外部晶片之间，其以连接所述第一重布局层与所述外部晶片。2.如权利要求1所述的多元件封装体，其特征在于，所述多元件封装体还包含多个第二连接件，其设置于所述第一重布局层上。3.如权利要求1所述的多元件封装体，其特征在于，所述第二连接件的直径大于所述第一连接件的直径与所述外部晶片的厚度的总和。4.如权利要求1所述的多元件封装体，其特征在于，所述多元件封装体还包含：封胶层，其覆盖所述外部晶片与所述第一重布局层；第二重布局层，其设置于所述封胶层上；以及多个第三连接件，其设置于所述第二重布局层上。5.如权利要求4所述的多元件封装体，其特征在于，所述封胶层包含第一导电接触，其通过所述封胶层，以连接所述第一重布局层与所述第二重布局层。6.如权利要求5所述的多元件封装体，其特征在于，所述封胶层包含第二导电接触，其通过所述封胶层与所述外部晶片，以连接所述第一重布局层与所述第二重布局层。7.如权利要求4所述的多元件封装体，其特征在于，所述第一重布局层与所述第二重布局层包含：多个金属层，所述金属层在介电层中呈平行排列；以及多个导电柱，且所述导电柱电性连接相邻的所述两个金属层。8.如权利要求4所述的多元件封装体，其特征在于，所述封胶层包含环氧树脂。9.一种多元件封装体，其特征在于，所述多元件封装体包含：至少两个元件区域设置于基板中；第一重布局层，其设置于所述基板上；外部晶片，其设置于所述第一重布局层上；第二重布局层，其设置于所述第一重布局层上；以及封胶层，其设置于所述第一重布局层与所述第二重布局层之间，所述封胶层包含：第一导电接触，其通过所述封胶层；以及第二导电接触，其通过所述封胶层与所述外部晶片，且所述第一导电接触与所述第二导电接触连接所述第一重布局层与所述第二重布局层。10.一种多元件封装体的制备方法，其特征在于，所述多元件封装体的制备方法包含：在晶圆上形成第一重布局层，所述晶圆具有至少两个元件区域，且所述第一重布局层电性连接至所述两个元件区域；在所述第一重布局层上形成多个第一连接件；以及在所述第一连接件上配置外部晶片，以使所述外部晶片借由所述第一连接件电性连接至所述第一重布局层。...

【专利技术属性】
技术研发人员：管式凡，罗翊仁，
申请(专利权)人：华亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71