用于多芯片封装件中管芯间互连的混合冗余方案制造技术

技术编号:14239081 阅读:80 留言:0更新日期:2016-12-21 14:30
本申请提供带有多个集成电路管芯的集成电路封装件。多芯片封装件可以包含主管芯,其经由管芯间封装互连耦合至一个或一个以上从管芯。可以实现混合(即,主动和被动)互连冗余方案以帮助修复潜在的故障互连以提高组件合格率。在必要时,通过将备用驱动器块选择性地切换至使用,运送正常用户信号的互连可以使用主动冗余方案来修复。另一方面,运送加电重置信号、初始化信号和用于同步在主管芯和从管芯之间的操作的其它关键控制信号的互连可以通过针对每个关键信号使用两条或两条以上复制导线利用被动冗余方案来支持。

Hybrid redundancy scheme for interconnection between cores in a multi chip package

An integrated circuit package having a plurality of integrated circuit cores is provided. The multi chip package may include a core, which is coupled to one or more of the core from the core via a core package interconnect. Hybrid (i.e., active and passive) interconnect redundancy schemes can be implemented to help repair potential fault interconnections to improve component qualification. When necessary, the interconnection of a normal user signal can be repaired by using an active redundancy scheme by selectively switching the standby drive block to use. On the other hand, transport power, signal and reset signal for synchronization initialization in charge of core and through the two or more than two copies of wire by using passive redundancy scheme to support the use of each of the key signal from the tube core operation between other key control signals can interconnect.

【技术实现步骤摘要】
相关申请的交叉引用本申请要求在2015年6月11日提交的美国专利申请号14/737,246的优先权,其全部内容通过引用合并于此。
本专利技术主要涉及集成电路封装件,并且更具体地,涉及带有不止一个集成电路管芯的集成电路封装件。
技术介绍
集成电路封装件通常包含集成电路管芯和该管芯安装在其上的基板。该管芯往往通过键合线或焊接凸点来耦合至基板。来自集成电路管芯的信号随后可以通过键合线或焊接凸点行进通过基板。由于集成电路技术存在不断超越甚至不断降低的器件尺寸带来的收益的需求,越来越多的应用需要比可能在一个硅片中有更多集成的封装件解决方案。在努力满足该需求时,不止一个管芯可被放置在单个集成电路封装件内(即,多芯片封装件)。由于不同类型的器件迎合不同类型的应用,在一些系统中,可能需要更多的管芯来满足高性能应用的要求。因此,为获得更好的性能和更高的密度,集成电路封装件可以包含沿相同平面横向布置的多个管芯或可以包含一个叠在另一个上面的多个管芯。在多芯片封装件内的多个管芯通过管芯间封装迹线或在该封装件中形成的其它导电路径彼此通信。由于制造缺陷,这些封装件互连往往表现出低的合格率(yield),这降低封装件的最终组件合格率。用于增加最终组件合格率的若干方案已被提出,但是它们全部需要使用复杂的编码电路(其占用宝贵的管芯面积)并可能消耗过量的电力(这降低电路性能)。正是在这种背景下,出现了本文所述的实施例。
技术实现思路
提供一种多芯片集成电路封装件,其具有用于保护该封装件以避免管芯间迹线缺陷的混合冗余方案。根据实施例,提供的集成电路封装件包含第一集成电路管芯(例如,主管芯)、第二集成电路管芯(例如,从管芯)、在第一管芯和第二管芯之间耦合并使用第一类型的冗余方案(例如,主动冗余方案)来修复的第一互连路径以及在第一管芯和第二管芯之间耦合并使用不同于第一类型冗余方案的第二类型冗余方案(例如,被动冗余方案)来支持的第二互连路径。第一和第二互连路径可以完全在集成电路封装件内形成。主动冗余方案可以用于将第一互连路径中的有缺陷的互连路径切换至停止使用并将备用互连路径切换至使用。被动冗余方案可以在第一集成电路管芯和第二集成电路管芯之间使用至少一对复制导线来运送单端信号(例如,加电重置信号、初始化信号、模式同步信号或用于确保在第一管芯和第二管芯之间的恰当操作的其它控制信号)。针对差分信号,被动冗余可以使用四条导线。第一和第二集成电路管芯可以包含用于实现主动冗余方案的联合测试行动组(JTAG)电路。具体地,在第一集成电路管芯中的每个管芯的JTAG边界扫描寄存器可以经配置广播并捕捉预定的测试图案。所捕捉的测试图案可以使用相关联的主动冗余控制电路来分析以识别出在第一互连路径中的有缺陷的互连路径。响应于识别出有缺陷的互连路径,在第一和第二集成电路管芯中的主动冗余复用器可以经配置绕过有缺陷的互连路径。根据另一实施例,被动冗余方案可以使用双凸点方案来实现,在该方案中,至少一对复制导线用于运送在第一集成电路管芯和第二集成电路管芯之间的每个初始化信号。初始化信号、加电重置信号和用于同步在使用被动双凸点方案来支持的第一信号和第二信号之间的操作其它类型的控制信号可以用于在启用主动冗余方案之前,协调JTAG边界扫描寄存器和主动冗余复用器的使用。根据附图和下面的具体实施方式,本专利技术的进一步特征、其本质和各种优点将更加显而易见。附图说明图1为根据实施例的说明性多芯片封装件的图示,该多芯片封装件具有连接至少两个集成电路管芯的多个导电路径。图2为根据实施例的说明主集成电路管芯可以如何经由使用混合冗余方案来实现的互连路径耦合至从集成电路管芯的图示。图3为根据实施例的示出在多芯片封装件中的每个集成电路可以如何具有多个驱动器块的图示,其中多个驱动器块包含用于实现主动冗余方案的备用驱动器块。图4为根据实施例的示出主管芯可以如何包含多个驱动器块区域的图示,其中多个驱动器块区域中的每个驱动器块区域包含备用驱动器块并且能够用于和多个从管芯中的响应的一个从管芯通信。图5为根据实施例的示出如图3所示类型的主动冗余布线方案可以如何被划分为多个区域的图示。图6为根据实施例的涉及操作多芯片封装件内的集成电路管芯以支持主动互连冗余的说明性步骤的流程图。图7为根据实施例的用于使用被动冗余方案来初始化图3中的至少一些驱动器块的说明性步骤的流程图。图8为根据实施例的示出JTAG测试电路可以如何被用于支持多芯片封装件中的混合互连冗余方案的图示。具体实施方式本专利技术的实施例涉及集成电路,并且更具体地,涉及包含多个集成电路管芯的集成电路封装件。由于集成电路制造技术向更小的工艺节点扩展,在单个集成电路管芯上设计整个系统(有时被称为片上系统)变得越来越有挑战性。设计模拟和数字电路以支持期望的性能水平同时最小化泄露和功耗可能是非常耗时和代价高的。单管芯封装件的一种替代形式为多个管芯被放置在单个封装件内的布置。包含多个互连管芯的此类封装件有时候可被称为系统级封装件(SiP)、多芯片模块(MCM)或多芯片封装件。将多个芯片(管芯)放入单个封装件中可以允许每个管芯使用最合适的技术工艺来实现(例如,存储器芯片可以使用28nm技术节点来实现,而射频模拟芯片可以使用45nm技术节点来实现)、可以增加管芯到管芯接口的性能(例如,将来自单个封装件内的一个管芯的信号驱动至另一个管芯基本上比将来自一个封装件的信号驱动至另一个封装件的更容易,从而降低相关联的输入-输出缓冲器的功耗)、可以释放输入-输出引脚(例如,与管芯到管芯连接相关联的输入-输出引脚比与封装件到板的连接相关联的引脚更小)并且可以帮助简化印刷电路板(PCB)设计(即,在正常的系统操作期间,多芯片封装件被安装在其上的PCB的设计)。一般来讲,能够对多芯片封装件内的一个或一个以上管芯执行测试以确保在多芯片封装件上的管芯能够恰当地彼此通信是期望的。图1为包含多个集成电路(IC)管芯的说明性多芯片封装件100的示意图,该多个IC管芯包含至少第一IC管芯102-1和第二IC管芯102-2。在封装件100上的集成电路管芯可以为任何合适的集成电路,诸如可编程逻辑器件、专用标准产品(ASSP)和专用集成电路(ASIC)。可编程逻辑器件的示例包含可编程阵列逻辑(PAL)、可编程逻辑阵列(PLA)、现场可编程逻辑阵列(FPLA)、电可编程逻辑器件(EPLD)、电可擦除可编程逻辑器件(EEPLD)、逻辑单元阵列(LCA)、复杂可编程逻辑器件(CPLD)以及现场可编程门阵列(FPGA),仅举出几例。如图1所示,封装件100可以包含连接管芯102-1和管芯102-2的多个互连路径104(例如,在多芯片封装件中的中间基板上形成的导电信号迹线)。通过以此方式来配置,管芯102-1和102-2可以通过经由路径104发送控制和数据信号来彼此通信。多芯片封装件100包含两个集成电路管芯的图1的示例仅为说明性的。通常,多芯片封装件100可以包含三个或更多个管芯、四个或更多个管芯或相对彼此横向堆叠或一个堆叠在另一个顶部的任何期望数量的芯片。由于制造和组装缺陷,在多芯片封装件上的管芯间信号路径有时候遇到意外的故障,诸如开路连接或短路连接,这降低最终封装件组件的合格率(yield)。根据实施例,多芯片封装件本文档来自技高网...
<a href="http://www.xjishu.com/zhuanli/59/201610402624.html" title="用于多芯片封装件中管芯间互连的混合冗余方案原文来自X技术">用于多芯片封装件中管芯间互连的混合冗余方案</a>

【技术保护点】
一种集成电路封装件,包括:第一集成电路管芯;第二集成电路管芯;第一互连路径,其耦合在所述第一集成电路管芯和所述第二集成电路管芯之间并且其使用第一类型的冗余方案来修复;以及第二互连路径,其耦合在所述第一集成电路管芯和所述第二集成电路管芯之间并使用不同于所述第一类型的冗余方案的第二类型的冗余方案来支持。

【技术特征摘要】
2015.06.11 US 14/737,2461.一种集成电路封装件,包括:第一集成电路管芯;第二集成电路管芯;第一互连路径,其耦合在所述第一集成电路管芯和所述第二集成电路管芯之间并且其使用第一类型的冗余方案来修复;以及第二互连路径,其耦合在所述第一集成电路管芯和所述第二集成电路管芯之间并使用不同于所述第一类型的冗余方案的第二类型的冗余方案来支持。2.根据权利要求1所述的集成电路封装件,其中用于修复所述第一互连路径的所述第一类型的冗余方案包括主动冗余方案,所述主动冗余方案将所述第一互连路径中的有缺陷的互连路径切换至停止使用并且将备用互连路径切换至使用。3.根据权利要求1所述的集成电路封装件,其中用于支持所述第二互连路径的所述第二类型的冗余方案包括被动冗余方案,所述被动冗余方案使用至少一对复制导线来在所述第一集成电路管芯和所述第二集成电路管芯之间运送单端信号。4.根据权利要求1所述的集成电路封装件,其中正常用户信号通过所述第一互连路径来传送,并且其中加电重置信号通过所述第二互连路径来传送。5.根据权利要求2所述的集成电路封装件,其中所述第一集成电路管芯和所述第二集成电路管芯包含用于实现所述主动冗余方案的联合测试行动组电路即JTAG电路。6.根据权利要求5所述的集成电路封装件,其中所述第一集成电路管芯包含非易失性存储器即NVM,用于初始化所述JTAG电路的控制设置存储在所述NVM上,并且其中所述第一互连路径和第二互连路径完全位于所述集成电路封装件内。7.根据权利要求2所述的集成电路封装件,其中:所述第一集成电路管芯包含多个主动冗余区域,所述多个主动冗余区域中的每个主动冗余区域包括具有备用驱动器块的多个驱动器块;所述第二集成电路管芯包含多个主动冗余区域,所述多个主动冗余区域中的每个主动冗余区域包括具有备用驱动器块的多个驱动器块;以及通过所述第二互连路径传送的信号在所述第一集成电路管芯和第二集成电路管芯中的多个主动冗余区域之间共享。8.根据权利要求2所述的集成电路封装件,还包括:第三集成电路管芯;以及耦合在所述第一集成电路管芯和所述第三集成电路管芯之间并使用所述第一类型的冗余方案来修复的第三互连路径。9.一种操作集成电路封装件的方法,所述集成电路封装件包含第一集成电路管芯和第二集成电路管芯,所述方法包括:使用第一互连路径在第一集成电路管芯和第二集成电路管芯之间传送初始化信号;使用第二互连路径在所述第一集成电路管芯和所述第二集成电路管芯之间传送用户信...

【专利技术属性】
技术研发人员:D·豪D·帕蒂尔A·拉赫曼J·E·舒尔兹
申请(专利权)人:阿尔特拉公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1