An integrated circuit package having a plurality of integrated circuit cores is provided. The multi chip package may include a core, which is coupled to one or more of the core from the core via a core package interconnect. Hybrid (i.e., active and passive) interconnect redundancy schemes can be implemented to help repair potential fault interconnections to improve component qualification. When necessary, the interconnection of a normal user signal can be repaired by using an active redundancy scheme by selectively switching the standby drive block to use. On the other hand, transport power, signal and reset signal for synchronization initialization in charge of core and through the two or more than two copies of wire by using passive redundancy scheme to support the use of each of the key signal from the tube core operation between other key control signals can interconnect.
【技术实现步骤摘要】
相关申请的交叉引用本申请要求在2015年6月11日提交的美国专利申请号14/737,246的优先权,其全部内容通过引用合并于此。
本专利技术主要涉及集成电路封装件,并且更具体地,涉及带有不止一个集成电路管芯的集成电路封装件。
技术介绍
集成电路封装件通常包含集成电路管芯和该管芯安装在其上的基板。该管芯往往通过键合线或焊接凸点来耦合至基板。来自集成电路管芯的信号随后可以通过键合线或焊接凸点行进通过基板。由于集成电路技术存在不断超越甚至不断降低的器件尺寸带来的收益的需求,越来越多的应用需要比可能在一个硅片中有更多集成的封装件解决方案。在努力满足该需求时,不止一个管芯可被放置在单个集成电路封装件内(即,多芯片封装件)。由于不同类型的器件迎合不同类型的应用,在一些系统中,可能需要更多的管芯来满足高性能应用的要求。因此,为获得更好的性能和更高的密度,集成电路封装件可以包含沿相同平面横向布置的多个管芯或可以包含一个叠在另一个上面的多个管芯。在多芯片封装件内的多个管芯通过管芯间封装迹线或在该封装件中形成的其它导电路径彼此通信。由于制造缺陷,这些封装件互连往往表现出低的合格率(yield),这降低封装件的最终组件合格率。用于增加最终组件合格率的若干方案已被提出,但是它们全部需要使用复杂的编码电路(其占用宝贵的管芯面积)并可能消耗过量的电力(这降低电路性能)。正是在这种背景下,出现了本文所述的实施例。
技术实现思路
提供一种多芯片集成电路封装件,其具有用于保护该封装件以避免管芯间迹线缺陷的混合冗余方案。根据实施例,提供的集成电路封装件包含第一集成电路管芯(例如,主管芯)、第二集 ...
【技术保护点】
一种集成电路封装件,包括:第一集成电路管芯;第二集成电路管芯;第一互连路径,其耦合在所述第一集成电路管芯和所述第二集成电路管芯之间并且其使用第一类型的冗余方案来修复;以及第二互连路径,其耦合在所述第一集成电路管芯和所述第二集成电路管芯之间并使用不同于所述第一类型的冗余方案的第二类型的冗余方案来支持。
【技术特征摘要】
2015.06.11 US 14/737,2461.一种集成电路封装件,包括:第一集成电路管芯;第二集成电路管芯;第一互连路径,其耦合在所述第一集成电路管芯和所述第二集成电路管芯之间并且其使用第一类型的冗余方案来修复;以及第二互连路径,其耦合在所述第一集成电路管芯和所述第二集成电路管芯之间并使用不同于所述第一类型的冗余方案的第二类型的冗余方案来支持。2.根据权利要求1所述的集成电路封装件,其中用于修复所述第一互连路径的所述第一类型的冗余方案包括主动冗余方案,所述主动冗余方案将所述第一互连路径中的有缺陷的互连路径切换至停止使用并且将备用互连路径切换至使用。3.根据权利要求1所述的集成电路封装件,其中用于支持所述第二互连路径的所述第二类型的冗余方案包括被动冗余方案,所述被动冗余方案使用至少一对复制导线来在所述第一集成电路管芯和所述第二集成电路管芯之间运送单端信号。4.根据权利要求1所述的集成电路封装件,其中正常用户信号通过所述第一互连路径来传送,并且其中加电重置信号通过所述第二互连路径来传送。5.根据权利要求2所述的集成电路封装件,其中所述第一集成电路管芯和所述第二集成电路管芯包含用于实现所述主动冗余方案的联合测试行动组电路即JTAG电路。6.根据权利要求5所述的集成电路封装件,其中所述第一集成电路管芯包含非易失性存储器即NVM,用于初始化所述JTAG电路的控制设置存储在所述NVM上,并且其中所述第一互连路径和第二互连路径完全位于所述集成电路封装件内。7.根据权利要求2所述的集成电路封装件,其中:所述第一集成电路管芯包含多个主动冗余区域,所述多个主动冗余区域中的每个主动冗余区域包括具有备用驱动器块的多个驱动器块;所述第二集成电路管芯包含多个主动冗余区域,所述多个主动冗余区域中的每个主动冗余区域包括具有备用驱动器块的多个驱动器块;以及通过所述第二互连路径传送的信号在所述第一集成电路管芯和第二集成电路管芯中的多个主动冗余区域之间共享。8.根据权利要求2所述的集成电路封装件,还包括:第三集成电路管芯;以及耦合在所述第一集成电路管芯和所述第三集成电路管芯之间并使用所述第一类型的冗余方案来修复的第三互连路径。9.一种操作集成电路封装件的方法,所述集成电路封装件包含第一集成电路管芯和第二集成电路管芯,所述方法包括:使用第一互连路径在第一集成电路管芯和第二集成电路管芯之间传送初始化信号;使用第二互连路径在所述第一集成电路管芯和所述第二集成电路管芯之间传送用户信...
【专利技术属性】
技术研发人员:D·豪,D·帕蒂尔,A·拉赫曼,J·E·舒尔兹,
申请(专利权)人:阿尔特拉公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。