一种峰值电压可变的梯形脉冲产生电路制造技术

一种峰值电压可变的梯形脉冲产生电路，属于电子电路技术领域。本发明专利技术提供的一种峰值电压可变的梯形脉冲产生电路，在外加时钟信号低电平期间通过MOS管对电容慢慢充电，当外加时钟信号由低电平翻转为高电平时，电容电压达到梯形脉冲的峰值电压，此时进入峰值电压的保持时间；同时外加时钟信号经过时钟变换电路可以生成一个占空比很小的高电平窄脉冲，该窄脉冲的高电平信号开启NMOS管，对电容进行快速放电，则电容上的电压降为零。本发明专利技术能够生成梯形脉冲，同时该梯形脉冲的峰值电压、占空比、上升和下降时间根据应用需求可以改变。本发明专利技术尤其适用于对脉冲需求比较灵活多变的电子电路领域。

Trapezoidal pulse generating circuit with variable peak voltage

The utility model relates to a trapezoidal pulse generating circuit with variable peak voltage, which belongs to the technical field of electronic circuits. A trapezoidal peak voltage variable provided by the invention of the pulse generating circuit, external clock signal during low level through the MOS tube slowly charging the capacitor, when the external clock signal from low turnover is high when the capacitor voltage reaches the peak voltage of the trapezoidal pulse, at this time to enter the peak voltage holding time; and the external clock signal after the clock conversion circuit can generate a duty ratio of high level small narrow pulse, high level signal of the narrow pulse open NMOS tube, fast discharge of the capacitor, the voltage on the capacitor is reduced to zero. The invention can generate trapezoidal pulse, and the peak voltage, duty cycle, rise and fall time of the trapezoidal pulse can be changed according to application requirements. The invention is especially suitable for the field of electronic circuit which is flexible and changeable.

【技术实现步骤摘要】

本专利技术属于电子电路
，具体涉及一种峰值电压可变的梯形脉冲信号产生电路。
技术介绍
在现有的控制领域中，有很多常用的控制方式，例如脉冲宽度调制模式、脉冲跨周期调制模式、脉冲频率调制模式、电压型脉冲序列控制模式和电流型脉冲序列控制模式等都对时钟有一定的特殊要求。根据控制方法以及应用需求的不同对各种时钟脉冲的要求也是越来越灵活多变，这就要求在各种电路设计过程中时钟脉冲产生电路同样需要被给予考虑和设计以满足控制方式的要求。在脉冲宽度调制模式中需要锯齿波产生电路，同时利用锯齿波产生电路生成的锯齿波和被放大的误差信号相互作用生成占空比随变换器输出电压的变化而改变的功率管控制脉冲。在传统的跨脉冲周期调制模式中，则需要一个固定占空比的时钟脉冲根据变换器输出电压和基准电压比较的结果来控制功率管的开启和关断。电压型脉冲序列控制模式中的脉冲产生器，其可以生成具有多种占空比的功率管控制脉冲。在变换器正常工作时，根据变换器输出电压和基准电压之间差值的不同，选择具有不同占空比的控制脉冲控制功率管的开启和关断。同样，在电流型脉冲序列控制模式中也需要这样的脉冲产生器，只是对功率管的控制要根据电流和电压的比较结果。这些传统的控制方式中，对时钟的要求和改变还主要集中在对时钟占空比的控制上，而在一些新的控制方式中，则出现了对时钟的波形、峰值电压以及占空比等都有一定的要求。因此在各种控制模式和应用中，都加大了对脉冲产生器的设计以实现更好的电路效果和性能。
技术实现思路
本专利技术的目的，就是针对上述应用和需求，提出了一种峰值电压可变的梯形脉冲产生电路。本专利技术的技术方案为：一种峰值电压可变的梯形脉冲产生电路，如图1所示，包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一PMOS管M5、第一电阻R1、第二电阻R2、电容C1和时钟变换电路；外部时钟信号CLK连接到时钟变换电路的输入端、第三NMOS管M3的栅极和第一PMOS管M5的栅极；第一NMOS管M1的栅极接时钟变换电路的输出端，其漏极接第二NMOS管M2的源极和电容C1的一端；第二NMOS管M2的漏极和栅极互连的同时连接第一PMOS管M5的漏极、第三NMOS管M3的漏极和第四NMOS管M4的栅极；第一PMOS管M5的源极接电源VDD的同时通过第二电阻R2接第四NMOS管M4的漏极，第四NMOS管M4的源极通过第一电阻R1接第三NMOS管M3的源极、第一NMOS管M1的源极和电容C1的另一端相连并接地。进一步地，如图2所示，所述时钟变换电路由第一反相器I1、第二反相器I2、与非门N1和延时单元构成；延时单元的输入端接外部时钟信号CLK，其输出端接第二反相器I2的输入端；与非门N1的一个输入端接第二反相器I2的输出端，其另一个输入端接外部时钟信号CLK，与非门N1的输出端接第一反相器I1的输入端，第一反相器I1的输出端为时钟变换电路的输出端。进一步地，如图2所示，所述延时单元由奇数个基本延时单元串联而成，每个基本延时单元由一个第三反相器I0和一个第五NMOS管M0构成，其中，第三反相器I0的输入端接外部时钟信号CLK，其输出端接第五NMOS管M0的栅极；第五NMOS管M0源极和漏极接地。本专利技术的有益效果为：本专利技术提供的一种峰值电压可变的梯形脉冲产生电路，其梯形脉冲的峰值电压可以根据应用的要求通过调节电容C1的大小加以改变；梯形脉冲的占空比、上升时间和下降时间可以通过调节外加时钟CLK和窄脉冲VD的占空比加以改变；窄脉冲VD的占空比可以通过调节时钟变换电路中延时单元对时钟CLK的延时大小加以调节。本专利技术通过对控制脉冲的深度研究，实现在各种不同的控制方法中更加灵活多变的设计控制脉冲，以期达到通过改变传统的控制脉冲来简化控制方，进而降低控制方法的实现难度，有利于各种控制方式在电子电路技术中的推广和应用。附图说明图1为本专利技术提供的一种峰值电压可变的梯形脉冲产生电路的结构示意图；图2是本专利技术提供的一种峰值电压可变的梯形脉冲产生电路中时钟变换电路结构图；图3是本专利技术提供的一种峰值电压可变的梯形脉冲产生电路工作原理示意图；图4是本专利技术提供的一种峰值电压可变的梯形脉冲产生电路中不同电容值时的梯形脉冲仿真示意图。具体实施方式下面结合附图对本专利技术的具体实施方式进行描述：如图1所示，本专利技术提供的一种峰值电压可变的梯形脉冲产生电路，包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一PMOS管M5、第一电阻R1、第二电阻R2、电容C1和时钟变换电路；外部时钟信号CLK连接到时钟变换电路的输入端、第三NMOS管M3的栅极和第一PMOS管M5的栅极；第一NMOS管M1的栅极接时钟变换电路的输出端，其漏极接第二NMOS管M2的源极和电容C1的一端；第二NMOS管M2的漏极和栅极互连的同时连接第一PMOS管M5的漏极、第三NMOS管M3的漏极和第四NMOS管M4的栅极；第一PMOS管M5的源极接电源VDD的同时通过第二电阻R2接第四NMOS管M4的漏极，第四NMOS管M4的源极通过第一电阻R1接第三NMOS管M3的源极、第一NMOS管M1的源极和电容C1的另一端相连并接地。进一步地，如图2所示，所述时钟变换电路由第一反相器I1、第二反相器I2、与非门N1和延时单元构成；延时单元的输入端接外部时钟信号CLK，其输出端接第二反相器I2的输入端；与非门N1的一个输入端接第二反相器I2的输出端，其另一个输入端接外部时钟信号CLK，与非门N1的输出端接第一反相器I1的输入端，第一反相器I1的输出端为时钟变换电路的输出端。进一步地，如图2所示，所述延时单元由奇数个基本延时单元串联而成，每个基本延时单元由一个第三反相器I0和一个第五NMOS管M0构成，其中，第三反相器I0的输入端接外部时钟信号CLK，其输出端接第五NMOS管M0的栅极；第五NMOS管M0源极和漏极接地。本专利技术的一种峰值电压可变的梯形脉冲产生电路在外加时钟信号CLK低电平期间通过第一PMOS管M5和第二NMOS管M2管对电容C1进行慢慢充电，电容C1的电压将逐渐上升。当外加时钟CLK由低电平翻转为高电平时，电容C1上的电压达到最大值即为梯形脉冲的峰值电压VREF。此时第三NMOS管M3开启，且电容C1的电压将维持在梯形脉冲的峰值电压VREF。另外外加时钟信号CLK经过时钟变换电路可以生成一个占空比很小的高电平窄脉冲VD，窄脉冲VD的高电平信号开启第一NMOS管M1对电容C1进行快速的放电直至电容C1的电压降为零。上述即为梯形脉冲产生电路生成梯形脉冲的工作原理，同时通过改变电容C1和外加时钟信号CLK占空比大小可以改变梯形脉冲的峰值电压VREF以及上升时间。本专利技术尤其适用于对脉冲需求比较灵活多变的电子电路领域。如图3，给出了所述的一种峰值电压可变的梯形脉冲产生电路的工作原理。在外加时钟信号CLK的低电平期间，第一PMOS管M5开启，第三NMOS管M3关闭，此时电源VDD通过第一PMOS管M5和第二NMOS管M2对电容C1充电，电容C1的电压将会逐渐上升。在此期间，外加时钟信号CLK经过时钟变换电路中延时单元的延时作用得到脉冲VA，而VA和CLK经过与非门N1和反相器I1的处理，得到一个占空比本文档来自技高网...

【技术保护点】
一种峰值电压可变的梯形脉冲产生电路，包括第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)、第四NMOS管(M4)、第一PMOS管(M5)、第一电阻(R1)、第二电阻(R2)、电容(C1)和时钟变换电路；外部时钟信号(CLK)连接到时钟变换电路的输入端、第三NMOS管(M3)的栅极和第一PMOS管(M5)的栅极；第一NMOS管(M1)的栅极接时钟变换电路的输出端，其漏极接第二NMOS管(M2)的源极和电容(C1)的一端；第二NMOS管(M2)的漏极和栅极互连的同时连接第一PMOS管(M5)的漏极、第三NMOS管(M3)的漏极和第四NMOS管(M4)的栅极；第一PMOS管(M5)的源极接电源(VDD)的同时通过第二电阻(R2)接第四NMOS管(M4)的漏极，第四NMOS管(M4)的源极通过第一电阻(R1)接第三NMOS管(M3)的源极、第一NMOS管(M1)的源极和电容(C1)的另一端相连并接地。

【技术特征摘要】
1.一种峰值电压可变的梯形脉冲产生电路，包括第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)、第四NMOS管(M4)、第一PMOS管(M5)、第一电阻(R1)、第二电阻(R2)、电容(C1)和时钟变换电路；外部时钟信号(CLK)连接到时钟变换电路的输入端、第三NMOS管(M3)的栅极和第一PMOS管(M5)的栅极；第一NMOS管(M1)的栅极接时钟变换电路的输出端，其漏极接第二NMOS管(M2)的源极和电容(C1)的一端；第二NMOS管(M2)的漏极和栅极互连的同时连接第一PMOS管(M5)的漏极、第三NMOS管(M3)的漏极和第四NMOS管(M4)的栅极；第一PMOS管(M5)的源极接电源(VDD)的同时通过第二电阻(R2)接第四NMOS管(M4)的漏极，第四NMOS管(M4)的源极通过第一电阻(R1)接第三NMOS管(M3)的源极、第一NMOS管(M1)的源极...

【专利技术属性】
技术研发人员：罗萍，王东俊，张辽，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51