成像电路与成像系统技术方案

本实用新型专利技术公开了一种成像电路与成像系统，所述成像系统可由多个堆叠式晶片形成。第一晶片可包括背照式光电二极管、浮动扩散区和电荷传输栅极结构。所述第一晶片可接合至第二晶片，所述第二晶片包括像素主干晶体管诸如复位晶体管、源极跟随器晶体管、行选择晶体管以及相关的逻辑电路。所述像素主干晶体管可使用底栅薄主体晶体管来形成。所述第一晶片和所述第二晶片可共用相同的后端金属化层。所述第二晶片还可接合至包括数字信号处理电路的第三晶片。所述数字信号处理电路也可使用底栅薄主体晶体管来实施。附加的金属化层可形成于所述第三晶片上方。所述第一晶片、所述第二晶片和所述第三晶片可使用相同或不同的技术节点来制造。

【技术实现步骤摘要】

本专利技术整体涉及成像系统，并且更具体地讲，涉及包括具有堆叠式集成电路管芯的成像系统。
技术介绍
现代电子设备诸如移动电话、相机和计算机通常使用数字图像传感器。图像传感器包括图像感测像素的二维阵列。每个像素通常包括光敏元件诸如光电二极管，这些光敏元件接收入射光子(入射光)并把光子转变为电信号。已经开发了堆叠式成像系统的构型，在这些构型中，CMOS图像传感器管芯堆叠在数字信号处理器(DSP)的顶部，这样有助于使模拟图像传感器电路(诸如光电二极管结构)的形成以及数字像素晶体管电路的形成分到单独的集成电路管芯中。在如Coudrain等人所述的一个常规堆叠式布置方式中(参见以引用方式并入本文的“Towards a Three-Dimensional Back-Illuminated Miniaturized CMOS Pixel Technology using 100nm Inter-Layer Contacts”(使用100nm层间触点实现三维背照式微型化CMOS像素技术)，背照式硅晶片单片地接合到绝缘体上硅(SOI)像素晶体管。光电二极管首先形成于硅晶片中，然后对硅晶片进行接合和减薄以在光电二极管上方构造SOI像素晶体管。以这种方式形成时，光电二极管上方的区被SOI像素晶体管占据(SOI像素晶体管限制对3D逻辑集成的金属布线)，并且用于形成SOI晶体管的热循环可负面地影响光电二极管的掺杂并降低阱容量。此外，光电二极管和SOI像素晶体管受到相同CMOS处理限制的约束。在如Saraswat等人所述的另一个常规堆叠式布置方式中(参见以引用方式并入本文的“3-Dimensional ICs:Motivation,Performance Analysis and Technology”(三维集成电路：动因、性能分析和技术)，完全处理的像素晶片以粘合方式接合到完全处理的模拟/数字辅助晶片。然而以这种方式形成
堆叠式图像系统会因两种晶片都需要昂贵的晶体管和金属工序而显得昂贵，会提供较差的晶片与晶片互连密度，并且需要使用大而深的穿硅通孔连接，这会影响颜色滤光片阵列(CFA)处理。本文所述的实施例就是在这种背景下出现的。
技术实现思路
根据本技术的第一方面，提供了一种成像电路，其特征在于所述成像电路包括：第一衬底层，所述第一衬底层包括光电二极管和浮动扩散区；第二衬底层，所述第二衬底层接合至所述第一衬底层并且包括像素晶体管；以及互连叠堆，所述互连叠堆形成于所述第二衬底层上，其中所述互连叠堆包括金属结构，所述金属结构耦接至所述第一衬底层中的所述浮动扩散区并且耦接至所述第二衬底层中的所述像素晶体管，并且其中所述第二衬底层插入到所述第一衬底层与所述互连叠堆之间。根据本技术的上述成像电路的一个单独实施例，所述成像电路还包括：第三衬底层，所述第三衬底层接合至所述第二衬底层并且包括数字信号处理电路；以及附加的互连叠堆，所述附加的互连叠堆形成于所述第三衬底层上并且包括耦接至所述第二衬底层中的所述像素晶体管的金属结构。根据本技术的上述成像电路的一个单独实施例，其中所述第一衬底层还包括电荷传输栅极结构，所述电荷传输栅极结构插入到所述光电二极管与所述浮动扩散区之间。根据本技术的上述成像电路的一个单独实施例，所述成像电路还包括：至少一个金属化层，所述至少一个金属化层插入到所述第一衬底层与所述第二衬底层之间。根据本技术的上述成像电路的一个单独实施例，其中所述像素晶体管包括底栅薄主体晶体管。根据本技术的上述成像电路的一个单独实施例，其中所述第一衬底层具有第一表面和第二表面，其中所述光电二极管形成于所述第一衬底层的所述第一表面中，并且其中通过所述第一衬底层的所述第二表面接收入射光。根据本技术的上述成像电路的一个单独实施例，其中所述第三衬底层包括数字存储器元件。根据本技术的上述成像电路的一个单独实施例，其中所述第二衬底层中的所述像素晶体管使用第一技术节点来制造，并且其中所述第三衬底层上的所述数字信号处理电路使用与所述第一技术节点不同的第二技术节点来制造。根据本技术的第二方面，提供了一种成像系统，其特征在于所述系统包括：中央处理单元；存储器；镜头；输入-输出电路；以及成像设备，其中所述成像设备包括：第一衬底层，其中形成有光电二极管；以及第二衬底层，所述第二衬底层接合至所述第一衬底层并且包括耦接至所述光电二极管的像素晶体管，其中所述第二衬底层还包括散布于所述像素晶体管间的模拟/数字转换器电路。根据本技术的上述成像系统的一个单独实施例，其中所述成像设备还包括：浮动扩散区，所述浮动扩散区形成于所述第一衬底层中并且在所述光电二极管间共用。根据本技术的上述成像系统的一个单独实施例，所述系统还包括：逻辑电路，所述逻辑电路形成于所述第二衬底层中并且形成为与至少一些所述光电二极管直接重叠。根据本技术的上述成像系统的一个单独实施例，其中所述像素晶体管被分组为分立的岛，并且其中所述逻辑电路围绕每个所述岛。根据本技术的上述成像系统的一个单独实施例，其中所述成像设备还包括：第三衬底层，所述第三衬底层接合至所述第二衬底层并且包括存储器电路，所述存储器电路被配置成存储使用所述第一衬底层中的所述光电二极管捕获的数字图像。附图说明图1为根据一个实施例的示例性成像系统的示意图，该成像系统可包括具有图像传感器的相机模块。图2为根据一个实施例的在使其衬底减薄之前的示例性底栅晶体管的横截面侧视图。图3为根据一个实施例的示例性底栅晶体管的横截面侧视图，该底栅晶体管具有穿过薄主体形成的端子触点。图4为根据一个实施例的具有堆叠式管芯的示例性图像系统的示意图。图5为根据一个实施例的横截面侧视图，示出了具有底栅薄主体像素主干晶体管的第一衬底可如何堆叠在具有光电二极管的第二衬底上。图6为根据一个实施例的具有第一接合构型的堆叠式底栅薄主体图像传感器的横截面侧视图。图7为根据另一个实施例的具有第二接合构型的堆叠式底栅薄主体图像传感器的横截面侧视图。图8A、图8B和图8C为根据一个实施例的示意图，示出了如何制造图7的接合构型。图9为根据一个实施例的横截面侧视图，示出了像素结构可如何横跨至少三个堆叠式衬底层分布。图10为根据一个实施例的图9堆叠式布置方式的顶层中的四像素单元格的顶部布局视图。图11为根据一个实施例的图9堆叠式布置方式的中间层中的像素晶体管的顶部布局视图。图12为根据本专利技术的一个实施例的系统的框图，该系统采用图3-图11的实施例中的至少一些。具体实施方式本专利技术的实施例涉及图像传感器，并且更具体地讲，涉及具有底栅薄主体晶体管的堆叠式图像传感器。本领域技术人员应该认识到，本专利技术的示例性实施例可在缺少一些或所有这些具体细节的情况下实施。在其他情况下，为了避免不必要地模糊本专利技术的实施例，熟知的操作未详细描述。电子设备诸如数字相机、计算机、移动电话和其他电子设备包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括成像像素的阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换为图像信号的光电二极管。图像传感器可具有任何数量的像素(如，几百或几千像素或更多)。例如，典型的图像传感器可具有数十万或数百万像素(如，百万像<本文档来自技高网...

【技术保护点】
一种成像电路，其特征在于所述成像电路包括：第一衬底层，所述第一衬底层包括光电二极管和浮动扩散区；第二衬底层，所述第二衬底层接合至所述第一衬底层并且包括像素晶体管；以及互连叠堆，所述互连叠堆形成于所述第二衬底层上，其中所述互连叠堆包括金属结构，所述金属结构耦接至所述第一衬底层中的所述浮动扩散区并且耦接至所述第二衬底层中的所述像素晶体管，并且其中所述第二衬底层插入到所述第一衬底层与所述互连叠堆之间。

【技术特征摘要】
2015.06.03 US 14/729,6061.一种成像电路，其特征在于所述成像电路包括：第一衬底层，所述第一衬底层包括光电二极管和浮动扩散区；第二衬底层，所述第二衬底层接合至所述第一衬底层并且包括像素晶体管；以及互连叠堆，所述互连叠堆形成于所述第二衬底层上，其中所述互连叠堆包括金属结构，所述金属结构耦接至所述第一衬底层中的所述浮动扩散区并且耦接至所述第二衬底层中的所述像素晶体管，并且其中所述第二衬底层插入到所述第一衬底层与所述互连叠堆之间。2.根据权利要求1所述的成像电路，所述成像电路还包括：第三衬底层，所述第三衬底层接合至所述第二衬底层并且包括数字信号处理电路；以及附加的互连叠堆，所述附加的互连叠堆形成于所述第三衬底层上并且包括耦接至所述第二衬底层中的所述像素晶体管的金属结构。3.根据权利要求1所述的成像电路，其中所述第一衬底层还包括电荷传输栅极结构，所述电荷传输栅极结构插入到所述光电二极管与所述浮动扩散区之间。4.根据权利要求1所述的成像电路，所述成像电路还包括：至少一个金属化层，所述至少一个金属化层插入到所述第一衬底层与所述第二衬底层之间。5.根据权利要求1所述的成像电路，其中所述像素晶体管包括底栅薄主体晶体管。6.根据权利要求1所述的成像电路，其中所述第一衬底层具有第一表面和第二表面，其中所述光电二极管形成于所述第一衬底层的所述第一表面中...

【专利技术属性】
技术研发人员：R·马杜罗维，I·瑞姆，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国;US