本实用新型专利技术公开了一种超结VDMOS器件，该器件包括叠加设置的N+衬底、第一N‑外延层、第二N‑外延层，所述第一N‑外延层内设置有P型区，所述第二N‑外延层内设置有P‑pillar区，所述P‑pillar区与P型区对齐。本实用新型专利技术通过注入一个嵌入的p型区和深沟槽p‑pillar区对准、并p型区和p‑pillar区有一定距离，在保持沟槽的深宽和深宽比的情况下，能有效地提高击穿电压，避免因为沟槽太深，p型Si回填引起可能的空洞，从而提高器件的可靠性。
【技术实现步骤摘要】
本技术属于超结VDMOS的制备
，具体涉及一种超结VDMOS器件。
技术介绍
目前比较主流的高压超结制备工艺有两种，一种是以Infineon和ST位代表的多次注入和外延技术。另一种是以Toshiba和华宏为代表的沟槽刻蚀和回填技术。两种技术相比来说，多次注入和外延技术比较成熟但价格昂贵，沟槽刻蚀和回填技术工艺比较简单，成本相对也比较便宜，对沟槽刻蚀和回填形成超结的技术路径来说，击穿电压在很大程度上取决于沟槽的深度，深度越大，击穿电压越高，然而，如果沟槽的深宽比太大的话，回填P型的单晶硅工艺会是一个挑战，那就是容易形成空洞而影响器件的可靠性。
技术实现思路
有鉴于此，本技术的主要目的在于提供一种超结VDMOS器件。为达到上述目的，本技术的技术方案是这样实现的：本技术实施例提供一种超结VDMOS器件，该器件包括叠加设置的N+衬底、第一N-外延层、第二N-外延层，所述第一N-外延层内设置有P型区，所述第二N-外延层内设置有P-pillar区，所述P-pillar区与P型区对齐。上述方案中，所述P-pillar区与P型区之间的距离为3um到20um。与现有技术相比，本技术的有益效果：本技术通过注入一个嵌入的p型区和深沟槽p-pillar区对准、并p型区和p-pillar区有一定距离，在保持沟槽的深宽和深宽比的情况下，能有效地提高击穿电压，避免因为沟槽太深，p型Si回填引起可能的空洞，从而提高器件的可靠性。附图说明图1为本技术实施例提供一种超结VDMOS器件的结构示意图；图2为传统沟槽超结合本技术超结结构模拟的击穿电压对比图；图3为传统沟槽超结合本技术超结结构模拟的电场延x=0的电场分布图。具体实施方式为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。本技术实施例提供一种超结VDMOS器件，如图1所示，该器件包括叠加设置的N+衬底1、第一N-外延层2、第二N-外延层10，所述第一N-外延层2内设置有P型区3，所述第二N-外延层10内设置有P-pillar区4，所述P-pillar区4与P型区3对齐。所述P-pillar区4与P型区3之间的距离为3um到20um。所述超结VDMOS的制备方法，该方法为：在N+衬底1上生长第一N-外延层2，通过光刻版先进行p型杂质的硼注入形成P型区3，继续外延生长第二N-外延层10，在第二N-外延上通过光刻版注入硼，形成body9并推阱；接着在所述第二N-外延层10上通过光刻界定出沟槽区域并进行深沟槽刻蚀和回填P-型单晶硅，形成超结VDMOS器件的P-pillar区4；然后进行栅氧的热生长和N+型多晶硅的淀积；多晶硅光刻后，用光刻工艺界定出N+注入区域并注入N+外延层杂质，并退火形成N+源区5；接着进行层间介质的淀积，并刻蚀出电极总线接口6；溅射金属Al11，光刻后形成最后的器件结构。所述进进行深沟槽刻蚀和回填P-型单晶硅，形成超结VDMOS器件的P-pillar区4和位于所述第一N-外延层2的P型区3对准。所述在N+衬底1上生长厚度为10-20um的第一N-外延层2。具体通过以下步骤实现：步骤一：在N+衬底1外延生长厚度10-20um的第一N-外延层2，通过光刻版注入boron形成P型区3。步骤二：在第一外延层上继续生长第二N-外延层10。步骤三：第二N-外延层10上热生长400A氧化层，通过光刻版注入p型杂质并推阱形成body9。步骤四：接下来用光刻版进行深沟槽刻蚀和p型单晶硅的回填，利用CMP技术把沟槽外部的p型Si去除，形成p-pillar区4。步骤五：接下来进行一定厚度的栅氧热生长并进行N型掺杂的poly淀积，通过光刻版poly干法刻蚀，形成栅极8。步骤六：然后通过光刻版注入N型杂质As或P并推阱，形成N+源区5。步骤七：接着一定厚度的SiO2层的淀积生长（即ILD层间介质7）并进行孔的光刻形成电极总线接口6。步骤八：最后金属Al11的溅射和光刻，形成器件的最终结构，如图1所示。本技术超结结构（图1）与为传统沟槽超结结构对比，其中沟槽深度和整个外延层厚度相同。图2为传统沟槽超结合本技术超结结构模拟的击穿电压对比图，其中沟槽深度和整个外延层厚度相同，从模拟的击穿电压结果来看，本技术引入嵌入的P型区3，能有效提高器件的击穿电压。图3为传统沟槽超结合本技术超结结构模拟的电场延x=0的电场分布，其中沟槽深度和整个外延层厚度相同，击穿电压就是电场沿y方向的积分，由于本技术嵌入p 型区的引入，使得电场在尾端下降更为平缓，从而使电场的积分面积更大，从而击穿电压增加。在超结的p-pillar底部注入一个嵌入式的P型区3，这个P型区3和超结p-pillar是对准的。 所述P型区3与超结的p-pillar是不相连的，距离从3um到20um之内。以上所述，仅为本技术的较佳实施例而已，并非用于限定本技术的保护范围。本文档来自技高网...
【技术保护点】
一种超结VDMOS器件，其特征在于，该器件包括叠加设置的N+衬底、第一N‑外延层、第二N‑外延层，所述第一N‑外延层内设置有P型区，所述第二N‑外延层内设置有P‑pillar区，所述P‑pillar区与P型区对齐。
【技术特征摘要】
1.一种超结VDMOS器件，其特征在于，该器件包括叠加设置的N+衬底、第一N-外延层、第二N-外延层，所述第一N-外延层内设置有P型区，所述第二N-外延层内设置有P-...
【专利技术属性】
技术研发人员：周宏伟，任文珍，张园园，徐西昌，
申请(专利权)人：西安龙腾新能源科技发展有限公司，
类型：新型
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。