包括再分布层的半导体器件制造技术

公开了一种半导体器件。该半导体器件可以包括第一再分布层，所述第一再分布层被配置用来允许通过第一再分布层输入和输出第一信号。半导体器件可以包括第二再分布层，所述第二再分布层被配置用来允许通过第二再分布层输入和输出信号。半导体器件可以包括第一输入/输出(I/O)单元，所述第一输入/输出(I/O)单元被配置用来通过第一I/O单元输入和输出第一信号或者第二信号。半导体器件包括第一选择单元，所述第一选择单元被配置用来响应第一选择信号的逻辑电平以选择性地耦接第一再分布层、第二再分布层和第一I/O单元之间的连接。半导体器件可以包括被配置用来产生第一选择信号的第一选择信号发生单元。

Semiconductor device including a redistribution layer

A semiconductor device is disclosed. The semiconductor device may include a first redistribution layer configured to allow input and output of a first signal through a first redistribution layer. The semiconductor device may include a second redistribution layer configured to allow input and output signals through the second redistribution layer (). The semiconductor device may include a first input / output (I/O) unit configured to input and output a first signal or a second signal through a first I/O cell. The semiconductor device includes a first selection unit, the first selection unit configured to select the first logic level response signal with the first distribution layer, second distribution connection between the layer and the first I/O unit for selectively coupling. A semiconductor device may include a first selection signal generating unit configured to generate a first selection signal.

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年03月27日在韩国知识产权局提交的申请号为10-2015-0043257的韩国专利的优先权，其整体内容通过引用合并于此。
各种实施例可以总体涉及一种半导体器件，且更特别地，涉及一种用于包括RDL(再分布层)的3DS(3维堆叠)存储器的技术。
技术介绍
为了增加半导体器件的集成度，已经开发了3DS半导体器件。3DS半导体器件包括堆叠在单个封装中的多个芯片。堆叠的芯片也被封装以增加3DS半导体器件的集成度。3DS半导体器件包括多个芯片。3DS半导体器件通过电信号识别各个芯片以使得特定的芯片能够被选择。被配置用来构建常规半导体器件的多个芯片可以被倾斜地堆叠。各个芯片可以包括单独的用于接收芯片选择信号的芯片选择引脚。各个芯片可以通过芯片选择引脚接收两种电压(VDD，VSS)。因此，根据通过芯片选择引脚接收的电压(VDD，VSS)，芯片中的一个可以被选择。例如，假定常规的半导体器件具有两个芯片选择引脚，选择最多4个芯片是可能的。然而，常规半导体器件必须具有如上所述的个体芯片选择引脚，因此要保证芯片区域以及限定数目的芯片必须被选中变得困难。此外，常规半导体器件必须具有将电压输入端子耦接到芯片选择引脚的引线，以至于线路变得复杂。再者，各芯片必须被倾斜地堆叠。当芯片必须被倾斜地堆叠时，封装变得复杂且如此封装的难度增加。近来，已经开发了使用TSV(硅通孔)的3DS半导体器件。包括多个芯片的半导体器件可以通过TSV将多个芯片电互连。基于TSV的半导体器件可以通过堆叠相同类型的芯片或者不同类型的芯片形成。一般地，一个半导体器件可以通过堆叠与至少一个主芯片具有相同结构的多个从芯片而被形成。主芯片可以具有相同类型的从芯片，或者可以是具有不同类型的从芯片的异构芯片。主芯片和多个从芯片可以通过TSV被电互连。多个从芯片可以允许接收器通过TSV共同地接收从主芯片传送来的数据。通过收发器从各个从芯片传送来的信号也可以通过TSV被主芯片共同地接收。例如，如果信号通过TSV而被传送，所有从芯片共同地接收允许所有从芯片操作的该信号。因此，如果信号通过TSV而被传送，所有从芯片共同地接收允许所有从芯片操作的该信号，那么用于选择实际操作的从芯片的方法是需要的。要被操作的从芯片被辨别。因此，尽管所有从芯片共同地接收来自主芯片的信号，在接收到信号时仅实际要被操作的从芯片可以操作。然而，如果将基于RDL(再分布层)的存储器堆叠以用于IO(输入/输出)扩展，被用作再排布层的再分布层(RDL)可能与用于IO扩展的TSV线相冲突、重叠或者交叉。
技术实现思路
根据一个实施例，可以提供一种半导体器件。半导体器件可以包括被配置用来允许通过第一再分布层来输入和输出第一信号的第一再分布层。半导体器件可以包括被配置用来允许通过第二再分布层输入和输出第二信号的第二再分布层。半导体器件可以包括被配置用来通过第一I/O单元输入和输出第一信号或者第二信号的第一输入/输出(I/O)单元。半导体器件可以包括被配置用来响应第一选择信号的逻辑电平以选择性地耦接第一再分布层、第二再分布层和第一I/O单元之间的连接的第一选择单元。半导体器件可以包括被配置用来产生第一选择信号的第一选择信号发生单元。附图说明图1到4说明用于再排布层的焊盘线层与TSV线层之间的连接关系的例示。图5到8是根据一个实施例来说明半导体器件的例示的电路图。图9到11是说明图5到8中说明的选择信号发生单元的例示的电路图。图12说明使用根据上面关联图1-11讨论的各种实施例的半导体器件的系统的示例的方框图。具体实施方式下面将谈及各种实施例，某些实施例的例子在附图中被说明出。在所有可能的地方，所有图中相同或类似的部分用相同的附图标记来标记。在接下来对本专利技术的描述中，对此处包含的已知的相关配置或者功能的详细描述被省略以明确本专利技术的主旨。本专利技术的各种实施例可以涉及提供半导体器件，该半导体器件基本上消除了由于相关技术的限制和劣势导致的一个或者多个问题。本专利技术的实施例可以涉及用于在具有RDL的3DS存储器中通过控制信号来控制焊盘连接路径、以及阻止用于再排布层的焊盘线与TSV线相冲突、重叠或者交叉的技术。图1到4说明用于再排布层的焊盘线层与TSV线层之间的连接关系的例示。图1到4说明了用于3DS的再分布层(RDL)和掩模相互分离，且分离的RDL和掩模被应用。参见图1，通过收发器TX接收的信号(X1_S)可以被施加至焊盘(PAD)。从焊盘(PAD)产生的信号(X1_S)可以通过接收器(RX)被输出到例如动态随机存取存储器(DRAM)的内部。在这个例子中，信号(X1_S)可以表示单芯片封装的输入/输出(I/O)端口的数目。考虑到堆叠多个芯片的例子，用于通过TSV将芯片互连的虚拟焊盘(DPAD)可以被提供。例如，参见图2，考虑到堆叠多个芯片的例子，用于通过TSV将芯片互连的虚拟焊盘(DPAD)可以被提供。例如，图2说明了通过收发器TX接收的信号(X1_S)可以被施加至焊盘(PAD)。从焊盘(PAD)产生的信号(X1_S)可以通过接收器(RX)被输出到例如DRAM的内部。在这个例子中，信号(X1_S)可以表示单芯片封装的输入/输出(I/O)端口的数目。可以开发集成电路(IC)的封装技术以满足微型化和安装可靠性的需求。例如，微型化可以加速接近芯片尺寸的封装的相关技术的发展。安装可靠性的需求在强调能够提高安装任务的效率和安装任务之后的机械/电学可靠性的封装技术的重要性。除了满足对电子产品的微型化需求之外，用于提供大容量的半导体模块的各种技术还可以被开发以满足对电子产品的高性能需求。高度集成存储芯片的方法可以被用来提供大容量半导体模块。如此高度集成技术可以通过在半导体芯片的有限空间插入更多的单元来实现。然而，用于高度集成存储芯片的技术需要精确的特征尺寸(CD)，还需要先进的技术以及很长的开发时间。因此，堆叠技术可以被提议作为提供大容量半导体模块的另一种方法。堆叠技术可以被分类为将2个堆叠的芯片嵌入一个封装的方法以及堆叠2个产品封装的方法。然而，根据电子产品的微型化趋势，堆叠2个产品封装的方法可能具有半导体封装在高度上的限制，因此，堆叠封装和多芯片封装计数可以被用来将2～3个半导体芯片插入一个封装内。在这个例子中，多芯片封装技术可以被分类为用于通过枚举半导体芯片到半导体衬底上来封装数个半导体芯片的一种封装方法、以及用于堆叠2个或者更多的半导体芯片并封装堆叠的半导体芯片的另一种封装方法。例如，堆叠2个或者更多的半导体芯片的方法可以实现基于TSV(硅通孔)的结构。基于TSV的封装可以在半导体芯片中形成穿透半导体芯片的孔洞，可以通过用导电材料填充这个孔洞来形成TSV，且可以通过以TSV为媒介来互连上部的半导体芯片和下部的半导体芯片而被实现。堆叠封装技术的电连接可以通过TSV取得，以使得电气劣化可以被阻止、半导体芯片的操作速度可以大幅增加、且半导体芯片的微型化可以被实现。图3说明使用TSV来将下芯片CHIP1耦接到上芯片CHIP2的结构。下芯片CHIP1可以包括焊盘(PAD1，PAD2)且可以传送信号到输入/输出(I/O)单元10以及接收来自输入/输出(I/O)单元10的信号。本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一再分布层，被配置用来允许第一信号通过所述第一再分布层输入和输出；第二再分布层，被配置用来允许第二信号通过所述第二再分布层输入和输出；第一输入/输出I/O单元，被配置用来使所述第一信号或者所述第二信号通过所述第一I/O单元来输入和输出；第一选择单元，被配置用来响应第一选择信号的逻辑电平以选择性地耦接所述第一再分布层、所述第二再分布层和所述第一I/O单元之间的连接；以及第一选择信号发生单元，被配置用来产生所述第一选择信号。

【技术特征摘要】
2015.03.27 KR 10-2015-00432571.一种半导体器件，包括：第一再分布层，被配置用来允许第一信号通过所述第一再分布层输入和输出；第二再分布层，被配置用来允许第二信号通过所述第二再分布层输入和输出；第一输入/输出I/O单元，被配置用来使所述第一信号或者所述第二信号通过所述第一I/O单元来输入和输出；第一选择单元，被配置用来响应第一选择信号的逻辑电平以选择性地耦接所述第一再分布层、所述第二再分布层和所述第一I/O单元之间的连接；以及第一选择信号发生单元，被配置用来产生所述第一选择信号。2.根据权利要求1所述的半导体器件，其中，当所述第一选择信号处于第一逻辑电平时，所述第一选择单元选择第一再分布层，而当第二选择信号处于与所述第一逻辑电平不同的第二逻辑电平时，所述第一选择单元选择第二再分布层。3.根据权利要求1所述的半导体器件，其中，所述第一I/O单元包括：第一接收器，被配置用来输出从所述第一选择单元接收的信号；第一收发器，被配置用来将外部输入信号输出给所述第一选择单元。4.根据权利要求1所述的半导体器件，其中，所述第一I/O单元包括：第二收发器和第二接收器，被配置用来输入/输出从所述第一选择单元接收的所述第一再分布层的所述第一信号；以及第三收发器和第三接收器，被配置用来输入/输出从所述第一选择单元接收的所述第二再分布层的所述第二信号。5.根据权利要求1所述的半导体器件，其中，所述第一选择信号发生单元包括：第一电源线，被配置用来提供电源电压；第一焊盘，被配置用来提供浮置状态；以及第一选择信号驱动单元，被配置用来响应所述第一焊盘的信号和上电信号以驱动所述第一选择信号。6.根据权利要求5所述的半导体器件，...

【专利技术属性】
技术研发人员：金泰均，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR