The method includes forming a transistor, providing a semiconductor substrate, including the NMOS and PMOS regions; forming a first gate dielectric layer, PMOS region on the first capping layer is located on the first surface of the cap layer and the first dummy gate, the formation of NMOS region on the second gate dielectric layer, second layer and second blocks located in the cap layer on the surface of second pseudo grid; forming a dielectric layer on a semiconductor substrate surface; the dielectric layer, the first and second dummy gate dummy gate formed on the surface of metal mask layer; etching a metal mask layer, exposing the first dummy gate surface, removing the a dummy gate, forming a first groove; the first metal gate is formed in the first groove; no chlorine etching gas by etching a metal mask layer, exposed second dummy gate surface, and removing the dummy gate second, second groove is formed in the second groove form second; Metal grid. The above method can improve the performance of the formed transistor.
【技术实现步骤摘要】
本专利技术涉及半导体
,特别涉及一种晶体管的形成方法。
技术介绍
随着半导体器件集成度的不断提高,技术节点的降低,传统的栅介质层不断变薄,晶体管漏电量随之增加,引起半导体器件功耗浪费等问题。为解决上述问题,现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中,“后栅(gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。现有形成高K金属栅极晶体管的方法包括:提供半导体衬底,所述半导体衬底上形成有栅介质层和覆盖栅介质层的伪栅极,以及位于所述半导体衬底上并覆盖所述栅介质层和伪栅极的介质层,所述介质层的表面与伪栅极表面齐平;去除所述伪栅结构后形成凹槽;在所述凹槽内依次形成功函数层和金属层,所述金属层填充满凹槽,作为晶体管的金属栅极。在半导体衬底上采用后栅工艺同时形成NMOS晶体管和PMOS晶体管时,需要先去除PMOS区域上的伪栅极,形成PMOS晶体管的金属栅极,然后去除NMOS区域上的伪栅极,形成NMOS晶体管的金属栅极。在形成NMOS晶体管的金属栅极的过程中,容易对PMOS晶体管已经形成的金属栅极和功函数层造成损伤,从而影响PMOS晶体管的性能。采用上述后栅工艺形成的晶体管的性能有待进一步的提高。
技术实现思路
本专利技术解决的问题是提供一种晶体管的形成方法,提高形成的晶体管的性能。为解决上述问题,本专利技术提供一种晶体管的形成方法,包括:形成覆盖部分PMOS区域的第一栅介质层、位于第一栅介质层表面的第一盖帽层以及位于第一盖帽层表面的第一伪栅极,形成覆盖部分NMOS区域的第二栅介质层、位于第二栅介质层表面的第二盖帽层以及位于第二盖帽层表面的 ...
【技术保护点】
一种晶体管的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括NMOS区域和PMOS区域;形成覆盖部分PMOS区域的第一栅介质层、位于第一栅介质层表面的第一盖帽层以及位于第一盖帽层表面的第一伪栅极,形成覆盖部分NMOS区域的第二栅介质层、位于第二栅介质层表面的第二盖帽层以及位于第二盖帽层表面的第二伪栅极;在所述半导体衬底表面形成介质层,所述介质层的表面与第一伪栅极、第二伪栅极的表面齐平;在所述介质层、第一伪栅极、第二伪栅极表面形成金属掩膜层;刻蚀PMOS区域上的金属掩膜层,暴露出第一伪栅极表面,并去除所述第一伪栅极,在PMOS区域上形成第一凹槽;在所述第一凹槽内形成填充满所述第一凹槽的第一金属栅极;采用无氯刻蚀气体刻蚀所述NMOS区域上的金属掩膜层,暴露出第二伪栅极表面,并去除所述第二伪栅极,在NMOS区域上形成第二凹槽;在所述第二凹槽内形成填充满所述第二凹槽的第二金属栅极。
【技术特征摘要】
1.一种晶体管的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括NMOS区域和PMOS区域;形成覆盖部分PMOS区域的第一栅介质层、位于第一栅介质层表面的第一盖帽层以及位于第一盖帽层表面的第一伪栅极,形成覆盖部分NMOS区域的第二栅介质层、位于第二栅介质层表面的第二盖帽层以及位于第二盖帽层表面的第二伪栅极;在所述半导体衬底表面形成介质层,所述介质层的表面与第一伪栅极、第二伪栅极的表面齐平;在所述介质层、第一伪栅极、第二伪栅极表面形成金属掩膜层;刻蚀PMOS区域上的金属掩膜层,暴露出第一伪栅极表面,并去除所述第一伪栅极,在PMOS区域上形成第一凹槽;在所述第一凹槽内形成填充满所述第一凹槽的第一金属栅极;采用无氯刻蚀气体刻蚀所述NMOS区域上的金属掩膜层,暴露出第二伪栅极表面,并去除所述第二伪栅极,在NMOS区域上形成第二凹槽;在所述第二凹槽内形成填充满所述第二凹槽的第二金属栅极。2.根据权利要求1所述的晶体管的形成方法,其特征在于,采用无氯刻蚀气体刻蚀所述NMOS区域上的金属掩膜层,包括第一主刻蚀步骤和第一过刻蚀步骤,所述第一过刻蚀步骤在第一主刻蚀步骤之后进行,所述第一过刻蚀步骤对金属掩膜层的刻蚀选择性大于第一主刻蚀步骤对金属掩膜层的刻蚀选择性。3.根据权利要求2所述的晶体管的形成方法,其特征在于,所述金属掩膜层的材料为TiN或TaN。4.根据权利要求3所述的晶体管的形成方法,其特征在于,所述第一主刻蚀步骤采用的刻蚀气体包括CH3OH和Ar,其中,CH3OH流量为50sccm至500sccm,Ar流量为50sccm至500sccm,源功率为100W至2000W,偏置功率为0瓦至200瓦,反应腔室压强为10mTorr至500mTorr。5.根据权利要求3所述的晶体管的形成方法,其特征在于,所述第一过刻蚀
\t步骤采用同步脉冲刻蚀法。6.根据权利要求5所述的晶体管的形成方法,其特征在于,所述第一过刻蚀步骤采用的刻蚀气体包括HBr和O2,HBr流量为50sccm至500sccm,O2流量为0sccm至100sccm,源功率为100W至2000W,源功率占空比为10%至80%,偏置功率为0W至200W,偏置功率占空比为10%至80%,脉冲频率为100Hz至10kHz。7.根据权利要求1所述的晶体管的形成方法,其特征在于,采用干法刻蚀工艺去除所述第二伪栅极,包括第二主刻蚀步骤和第二过刻蚀步骤,所述第二过刻蚀步骤在第二主刻蚀步骤之后进行,所述第二过刻蚀步骤对第二伪栅极的刻蚀选择性大于第二主刻蚀步骤对第二伪栅极的刻蚀选择性。8.根据权利要求7所述的晶体管的形成方法,其特征在于,所述第二主刻蚀步骤采用同步脉冲刻蚀法。9.根据权利要求8所述的晶体管的形成方法,其特征在于,所述第二主刻蚀步骤采用的刻蚀气体包括HBr和O2,HBr流量为50sccm至500sccm,O2流量为5sccm...
【专利技术属性】
技术研发人员:张海洋,纪世良,
申请(专利权)人:中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。