形成晶体管的方法技术

根据另一实施例，提供了形成晶体管的方法。该方法包括以下操作：提供衬底；在衬底上方提供源极；提供连接至源极的沟道；提供连接至沟道的漏极；提供邻近沟道的栅极绝缘体；提供邻近栅极绝缘体的栅极；在源极和栅极之间提供第一层间电介质；以及在漏极和栅极之间提供第二层间电介质，其中，形成的源极、漏极和沟道中的至少一个包括约20％至95％原子百分比的Sn。本发明专利技术涉及形成晶体管的方法。

【技术实现步骤摘要】

本专利技术涉及形成晶体管的方法。
技术介绍
诸如全环栅(GAA)晶体管的半导体器件是半导体产业中新兴的研究领域。然而，因为材料的限制，器件的速度是挑战。因此，需要改进以上缺陷。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种晶体管，包括：源极；漏极；以及沟道，位于所述源极和所述漏极之间，其中，所述源极、所述漏极和所述沟道中的至少一个含有约20％至95％原子百分比的Sn。在上述晶体管中，所述源极、所述漏极和所述沟道由GeSn制成并且含有约20％至90％原子百分比的Sn。在上述晶体管中，所述源极、所述漏极和所述沟道由SiSn制成。在上述晶体管中，所述源极、所述漏极和所述沟道由SiGeSn制成。在上述晶体管中，所述源极、所述漏极和所述沟道由相同的材料制成并且含有约70％原子百分比的Sn，并且其中，所述源极和所述漏极的截面大于所述沟道的截面。在上述晶体管中，所述源极和所述漏极是金属化的，并且所述沟道是半导化的。在上述晶体管中，所述源极和所述漏极具有约5纳米至30纳米的直径，并且所述沟道具有约1纳米至15纳米的直径。在上述晶体管中，所述源极、所述漏极和所述沟道具有约5纳米至30
纳米的厚度。在上述晶体管中，还包括位于所述源极和所述沟道之间以及位于所述漏极和所述沟道之间的结。在上述晶体管中，还包括：邻近所述沟道的栅极绝缘体；以及邻近所述栅极绝缘体的栅极。根据本专利技术的另一方面，还提供了一种形成晶体管的方法，包括：形成源极；形成漏极；以及在所述源极和所述漏极之间形成沟道，其中，形成的所述源极、所述漏极和所述沟道中的至少一个含有约20％至95％原子百分比的Sn。在上述方法中，形成所述源极、所述漏极和所述沟道包括形成为具有GeSn并且含有约20％至90％的原子百分比的Sn。在上述方法中，形成所述源极、所述漏极和所述沟道包括形成为具有SiSn。在上述方法中，形成所述源极、所述漏极和所述沟道包括形成为具有SiGeSn。在上述方法中，形成所述源极、所述漏极和所述沟道包括形成为具有约70％原子百分比的Sn的相同的材料，并且其中，形成所述源极和所述漏极还包括在所述源极和所述漏极中形成比所述沟道中的截面更大的截面。在上述方法中，形成所述源极和所述漏极包括形成具有约5纳米至30纳米的直径的所述源极和所述漏极，并且形成所述沟道还包括形成具有约1纳米至15纳米的直径的所述沟道。在上述方法中，形成所述源极、所述漏极和所述沟道包括将所述源极、所述漏极和所述沟道形成至约5纳米至30纳米的厚度。在上述方法中，，还包括：形成邻近所述沟道的栅极绝缘体；以及形成邻近所述栅极绝缘体的栅极。根据本专利技术的又一方面，还提供了一种形成晶体管的方法，包括：提供衬底；在所述衬底上方提供源极；提供连接至所述源极的沟道；提供连接至所述沟道的漏极；提供邻近所述沟道的栅极绝缘体；提供邻近所述栅极绝缘体的栅极；在所述源极和所述栅极之间提供第一层间电介质；以及
在所述漏极和所述栅极之间提供第二层间电介质，其中，形成的所述源极、所述漏极和所述沟道中的至少一个包括约20％至95％原子百分比的Sn。在上述方法中，还包括：形成的所述源极、所述漏极和所述沟道包括具有约70％原子百分比的Sn的相同的材料，并且其中，形成所述源极和所述漏极还包括在所述源极和所述漏极中形成比所述沟道中的截面更大的截面。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据一些实施例的在制造期间的第一阶段的示例性垂直全环栅结构的三维图。图2是根据一些实施例的在制造期间的第二阶段的示例性垂直全环栅结构的三维图。图3是根据一些实施例的在制造期间的第三阶段的示例性垂直全环栅结构的三维图。图4是根据一些实施例的在制造期间的第四阶段的示例性垂直全环栅结构的三维图。图5是根据一些实施例的在制造期间的第五阶段的示例性垂直全环栅结构的三维图。图6是根据一些实施例的在制造期间的第六阶段的示例性垂直全环栅结构的三维图。图7是根据一些实施例的在制造期间的第七阶段的示例性垂直全环栅结构的三维图。图8是根据一些实施例的在制造期间的第八阶段的示例性垂直全环栅结构的三维图。图9是根据一些实施例的示例性垂直全环栅结构的三维图。图10是根据一些实施例的示例性垂直全环栅结构的三维图。图11A是根据一些实施例的示例性垂直纳米线结构的三维图。图11B是根据一些实施例的示例性水平纳米线结构而非垂直纳米线结构的三维图。图12是形成晶体管的方法的流程图。图13是形成晶体管的方法的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的许多不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。本专利技术提供了用于晶体管的合金，该合金(例如，SiSn、GeSn和SiGeSn)具有约20％至约90％原子百分比的Sn以形成源极/漏极和沟道，从而使得晶体管能够承受高温处理。仔细选择Sn的原子百分比，使得具有由相同的材料制成的金属化源极、漏极和半导体沟道的晶体管成为可能。例如，具有70％原子百分比的Sn和30％原子百分比的Ge的GeSn提供了650℃的熔点并且可以用于制造晶体管。晶体管包括具有不同截面的合金。在中心区域，合金的截面足够小以变为半导化并且限定沟道区。与沟道相关联的截面增大以形成金属化源极/
漏极。源极/漏极区比沟道区具有更大的截面。当在全环栅MOSFET中时，沟道区在垂直或水平方向上被栅极堆叠件围绕。夹在源极和漏极之间的沟道具有由纳米线截面限定的带隙。例如，通过使用具有70％原子百分比的Sn和30％原子百分比的Ge的GeSn，具有4纳米至5纳米的截面的沟道提供了正带隙，并且具有例如10纳米的更大截面的源极/漏极区提供了零或负带隙。在该实施例中，由于源极/漏极区是由相同的金属合金制成的，所以不必形成结，但是如果期望，制造结是可能的。图1是根据一些实施例的在制造期间的第一阶段的示例性垂直全环栅结构的三维图。如图1所示，在衬底102上方提供块状材料106(例如，SiSn、GeSn或SiGeSn)。在该实施例中，在衬底102和块状材料106之间提供用于外延生长的额外的缓冲件104(例如，S本文档来自技高网...

【技术保护点】
一种晶体管，包括：源极；漏极；以及沟道，位于所述源极和所述漏极之间，其中，所述源极、所述漏极和所述沟道中的至少一个含有约20％至95％原子百分比的Sn。

【技术特征摘要】
2014.09.03 US 14/475,6181.一种晶体管，包括：源极；漏极；以及沟道，位于所述源极和所述漏极之间，其中，所述源极、所述漏极和所述沟道中的至少一个含有约20％至95％原子百分比的Sn。2.根据权利要求1所述的晶体管，其中，所述源极、所述漏极和所述沟道由GeSn制成并且含有约20％至90％原子百分比的Sn。3.根据权利要求1所述的晶体管，其中，所述源极、所述漏极和所述沟道由SiSn制成。4.根据权利要求1所述的晶体管，其中，所述源极、所述漏极和所述沟道由SiGeSn制成。5.根据权利要求1所述的晶体管，其中，所述源极、所述漏极和所述沟道由相同的材料制成并且含有约70％原子百分比的Sn，并且其中，所述源极和所述漏极的截面大于所述沟道的截面。6.根据权利要求1所述的晶体管，其中，所述源极和所述漏极是金属化的，并且...

【专利技术属性】
技术研发人员：让皮埃尔·科林格，卡洛斯·H·迪亚兹，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71