本实用新型专利技术涉及一种用于三相同步电机驱动控制的数字分频移相电路，包括2‑4分频电路、伪4/3分频电路、64分频电路和分频移相电路，所述2‑4分频电路的输入端与方波输入信号相连，其输出端与伪4/3分频电路的输入端相连，所述伪4/3分频电路的输出端经64分频电路与分频移相电路的输入端相连，分频移相电路的输出端外接驱动电路。本实用新型专利技术通过2‑4分频电路、伪4/3分频和64分频的组合分频设计，把信号频率分为最终输出信号频率的6倍，提高了相位差精度，使电路产品相位差120°±0.3°，保证了电路的可靠运行，使输出频率稳定为1kHz。
【技术实现步骤摘要】
本技术涉及三相同步电机驱动控制领域，具体涉及一种用于三相同步电机驱动控制的数字分频移相电路。
技术介绍
三相同步电机广泛应用于航天、航空、船舶、兵器、电子、医疗、工业等军民用电子系统中，相应的电机驱动控制电路也得到了广泛应用。随着电子技术的高速发展，大多数三相同步电机驱动控制系统对三相电路控制信号的频率和相位差精度要求较高。频率精度的提高要求分频的精度相应提高，相位差精度的提高则要求移相的精度相应提高。但目前所采用的三相同步电机驱动电路在硬件上大多采用FPGA或DSP芯片并结合用软件实现，这种三相同步电机驱动控制系统由于硬件生产工艺等原因，使控制信号的频率和相位差精度要求差，逐渐被数字分频移相电路控制系统所代替。
技术实现思路
本技术的目的在于提供一种用于三相同步电机驱动控制的数字分频移相电路，该电路不仅能够保证移相的精度，而且保证了电路的可靠运行。为实现上述目的，本技术采用了以下技术方案：一种用于三相同步电机驱动控制的数字分频移相电路，包括2-4分频电路、伪4/3分频电路、64分频电路和分频移相电路，所述2-4分频电路的输入端与方波输入信号相连，其输出端与伪4/3分频电路的输入端相连，所述伪4/3分频电路的输出端经64分频电路与分频移相电路的输入端相连，分频移相电路的输出端外接驱动电路。所述伪4/3分频电路包括三输入与非门D1、D5、D10，非门D2、D3、D4、D6、D9，与门D7、D8，电阻R1、R2，电容C1、C2，所述与非门D1的其中两个输入端分别与2-4分频电路的输出端相连，其另一输入端与非门D2的输出端相连，非门D2的输入端经电阻R1外接方波输入信号，所述电容C1的一端与非门D2的输入端相连，其另一端接地，所述与非门D5的一输入端外接方波输入信号，其另外两输入端分别与非门D3、非门D4的输出端相连，非门D3及非门D4的输入端与2-4分频电路的输出端相连，所述与门D7的其中一输入端与非门D6的输出端相连，与门D7的另一输入端以及非门D6的输入端与2-4分频电路的输出端相连，与门D7的输出端与与门D8的一输入端相连，与门D8的另一输入端外接方波输入信号，与门D8的输出端经电阻R2与非门D9的输入端相连，所述与非门D1、与非门D5和非门D9的输出端与与非门D10的输入端相连，与非门D10的输出端与64分频电路的输入端相连。所述分频移相电路由异或门D13、D14、D15，与门D12，非门D11和移位寄存器D16组成，所述与门D12的输入端分别与异或门D13和异或门D14的输出端相连，其输出与非门D11的输入端相连，非门D11的输出端与异或门D15的一输入端相连，异或门D15的另一输入端及异或门D13的一输入端均与移位寄存器D16的输出端Q2相连，异或门D13的另输入端及异或门D14的一输入端均与移位寄存器D16的输出端Q1相连，异或门D14的另一输入端与移位寄存器D16的输出端Q0相连，异或门D15的输出端与移位寄存器D16的输入端相连，所述移位寄存器D16的输出端Q0、Q1和 Q2为分频移相电路的输出端。所述2-4分频电路、64分频电路均采用七级二进制计数器。由上述技术方案可知，本技术所述的三相同步电机驱动控制的数字分频移相电路，通过2-4分频电路、伪4/3分频和64分频的组合分频设计，把信号频率分为最终输出信号频率的6倍，为后面的分频移相做准备、并在此基础上，前期分频把信号周期分得尽量小，以提高相位差精度。使用本电路后，电路产品相位差120°±0.3°，移相反馈采用纠错电路，即逻辑判断电路，保证了电路的可靠运行，使输出频率稳定为1kHz。附图说明图1是本技术的电路框图；图2是本技术伪4/3分频电路的电路图；图3是本技术分频移相电路的电路图；图4是本技术移位寄存器输出端Q0、Q1、 Q2的电路状态转移图。具体实施方式下面结合附图对本技术做进一步说明：如图1所示，本实施例的用于三相同步电机驱动控制的数字分频移相电路，包括2-4分频电路1、伪4/3分频电路2、64分频电路3和分频移相电路4，2-4分频电路1的输入端与方波输入信号相连，其输出端与伪4/3分频电路2的输入端相连，伪4/3分频电路2的输出端经64分频电路3与分频移相电路4的输入端相连，分频移相电路4的输出端外接驱动电路。本实施例中，方波信号为512kHz，该方波信号经2-4分频电路1、伪4/3分频电路2、64分频电路3和分频移相电路4后使输出A、B、C三端的输出频率稳定为1kHz，保证了电路的可靠运行。如图2所示，伪4/3分频电路2包括三输入与非门D1、D5、D10，非门D2、D3、D4、D6、D9，与门D7、D8，电阻R1、R2，电容C1、C2，与非门D1的其中两个输入端分别与2-4分频电路1的输出端相连，其另一输入端与非门D2的输出端相连，非门D2的输入端经电阻R1外接512kHz方波输入信号，电容C1的一端与非门D2的输入端相连，其另一端接地，与非门D5的一输入端外接方波输入信号，其另外两输入端分别与非门D3、非门D4的输出端相连，非门D3及非门D4的输入端与2-4分频电路1的输出端相连，与门D7的其中一输入端与非门D6的输出端相连，与门D7的另一输入端以及非门D6的输入端与2-4分频电路1的输出端相连，与门D7的输出端与与门D8的一输入端相连，与门D8的另一输入端外接512kHz方波输入信号，与门D8的输出端经电阻R2与非门D9的输入端相连，与非门D1、与非门D5和非门D9的输出端与与非门D10的输入端相连，与非门D10的输出端与64分频电路3的输入端相连。如图3所示，分频移相电路4由异或门D13、D14、D15，与门D12，非门D11和移位寄存器D16组成，与门D12的输入端分别与异或门D13和异或门D14的输出端相连，其输出与非门D11的输入端相连，非门D11的输出端与异或门D15的一输入端相连，异或门D15的另一输入端及异或门D13的一输入端均与移位寄存器D16的输出端Q2相连，异或门D13的另输入端及异或门D14的一输入端均与移位寄存器D16的输出端Q1相连，异或门D14的另一输入端与移位寄存器D16的输出端Q0相连，异或门D15的输出端与移位寄存器D16的输入端相连，移位寄存器D16的输出端Q0、Q1和 Q2为分频移相电路4的输出端。本实施例中，2-4分频电路1、64分频电路3均采用七级二进制计数器。本技术的工作原理：首先，把512kHz的方波信号经过分频器进行2分频和4分频，得到256 kHz 和128kHz方波信号， 256kHz、128kHz两种频率的信号与512kHz方波信号一起按如图2所示进行逻辑处理。按脉冲数计算则是进行4/3分频得到了伪384kHz的方波信号。以512kHz的周期（1.953125us）为一个时钟T，则3个方波间隔时间为1.1T、1.5T、1.4T。其次，把这种伪384kHz（实际128kHz）的方波信号再通过分频器进行64分频，得到了伪6kHz（实际2kHz）的方波信号，即连续三个方波间隔时间不同，分别为166.22us、166.99us、166.78us，以512kHz的周期（1.953125us）为一个时本文档来自技高网...
【技术保护点】
一种用于三相同步电机驱动控制的数字分频移相电路，其特征在于：包括2‑4分频电路、伪4/3分频电路、64分频电路和分频移相电路，所述2‑4分频电路的输入端与方波输入信号相连，其输出端与伪4/3分频电路的输入端相连，所述伪4/3分频电路的输出端经64分频电路与分频移相电路的输入端相连，分频移相电路的输出端外接驱动电路。
【技术特征摘要】
1.一种用于三相同步电机驱动控制的数字分频移相电路，其特征在于：包括2-4分频电路、伪4/3分频电路、64分频电路和分频移相电路，所述2-4分频电路的输入端与方波输入信号相连，其输出端与伪4/3分频电路的输入端相连，所述伪4/3分频电路的输出端经64分频电路与分频移相电路的输入端相连，分频移相电路的输出端外接驱动电路。2.根据权利要求1所述的用于三相同步电机驱动控制的数字分频移相电路，其特征在于：所述伪4/3分频电路包括三输入与非门D1、D5、D10，非门D2、D3、D4、D6、D9，与门D7、D8，电阻R1、R2,电容C1、C2，所述与非门D1的其中两个输入端分别与2-4分频电路的输出端相连，其另一输入端与非门D2的输出端相连，非门D2的输入端经电阻R1外接方波输入信号，所述电容C1的一端与非门D2的输入端相连，其另一端接地，所述与非门D5的一输入端外接方波输入信号，其另外两输入端分别与非门D3、非门D4的输出端相连，非门D3及非门D4的输入端与2-4分频电路的输出端相连，所述与门D7的其中一输入端与非门D6的输出端相连，与门D7的另一输入端以及非门D6的输入端与2-4分频电路的输出端相连，与门D7的输出端与与门...
【专利技术属性】
技术研发人员：周向红，张志阳，王毅，
申请(专利权)人：中国电子科技集团公司第四十三研究所，
类型：新型
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。