用以制造具有多层模制导电基板和结构半导体封装的方法技术

用以制造具有多层模制导电基板和结构的半导体封装的方法。在一个实施例中，一种用于制造一半导体封装的方法包括提供一多层模制导电结构。该多层模制导电结构包括：一第一导电结构，其设置在一载板的一表面上；和一第一囊封剂，其覆盖该第一导电结构的至少部分，而其它部分暴露于该第一囊封剂中。一第二导电结构设置在该第一囊封剂上，并且电气连接到该第一导电结构。一第二囊封剂覆盖该第二导电结构的一第一部分，而该第二导电结构的一第二部分暴露到外部，并且该第二导电结构的一第三部分暴露于设置在该第二囊封剂中的一接收空间中。该方法包括：将一半导体晶粒电气连接至该第二导电结构，并在一些实施例中，移除该载板。

【技术实现步骤摘要】

本申请案主张在美国专利局于2016年4月19日所提交的美国专利申请案的优先权，其案号为15/133,081，专利技术名称为“用以制造具有多层模制导电基板和结构之半导体封装的方法”，以及在韩国知识产权局于2015年5月22日所提交的韩国专利申请案的优先权，其案号为10-2015-0071718，并且上述专利申请案所获取的所有权益是其根据35U.S.C.§119，本文以引用的方式将其内容完整并入。本专利技术一般是关于电子电路，并且更特定而言是关于半导体封装及其结构，以及形成半导体封装的方法。
技术介绍
根据近来对于电子装置的小型化和高性能的需求，已研究和开发了各种制程以用于提供高性能的半导体封装。提供高性能的半导体封装的之一种制程为增加一内存芯片的容量，也就是，达成高积体化的内存芯片。高积体化的内存芯片的达成可借由在一半导体晶粒的有限空间中尽可能地填充许多单元。然而，高积体化的内存芯片需要高度复杂的技术，包括了像是需要达成精确、精细的线路宽度、和长时间的显影。替代性地，已经提出一种半导体晶粒的堆栈技术，以提供高容量的半导体模块。也已经提出了以一晶圆级来制造一封装的技术，在该晶圆上形成有复数个半导体晶粒。除了需要昂贵和复杂的制造技术之外，这些技术中的每一者都缺少在电路图案的重新设计上的灵活性。因此，希望能具有可以解决先前所述以及其他问题的形成封装半导体装置的结构及方法。还希望这些结构和方法可以很容易地并入到制造流程，并具有成本效益。
技术实现思路
本专利技术的叙述包括，特别是以下特征，一种多层模制导电基板或多层模制导电结构包括至少两层的囊封或模制导电互连结构。在一些实施例中，一载板附接到该多层模制导电结构的一表面以作为一临时支撑结构。在其他实施例中，该载板可以被配置为一散热板或散热器结构。电子构件，例如半导体装置及/或被动组件，可以被附接到该多层模制导电结构，其包括凹部部分内的附接件。在该多层载板中的上层导电图案及/或连接结构可以在制造制程中重新设计，以允许弹性、节省时间、和成本效益的制造能力。更特定而言，在一个实施例中，一种用于制造一半导体封装，其包括：提供一多层模制导电结构，其包括：一第一导电结构，其设置在一载板的一第一表面上；一第一囊封剂，其囊封该第一导电结构的至少部分，而该第一导电结构的其它部分暴露于该第一囊封剂中；一第二导电结构，其设置在该第一囊封剂上，并且电气耦合到该第一导电结构；以及一第二囊封剂，其囊封该第二导电结构的一第一部分，而该第二导电结构的一第二部分暴露于该第二囊封剂中的一接收空间。该方法包括：将一第一半导体晶粒电气连接到该第二导电结构在该接收空间中的第三部分。在另一个实施例中，一种半导体封装包括一第一导电结构。一第一囊封剂囊封该第一导电结构的至少部分，而该第一导电结构的其它部分暴露于该第一囊封剂中。一第二导电结构设置在该第一囊封剂上，并且电气耦合到该第一导电结构。一第二囊封剂囊封该第二导电结构的一第一部分，而该第二导电结构的一第二部分暴露于该第二囊封剂中。一第一半导体晶粒电气耦合到该第二导电结构。在进一步的实施例中，一种半导体封装包括一第一导电图案和一第一导电支柱，其电气连接到该第一导电图案。一第一囊封剂囊封该第一导电图案和该第一导电支柱。一第二导电图案电气连接到该第一导电支柱，其暴露于该第一囊封剂的外部。一第二导电支柱电气连接到该第二导电图案的一部分。一第二囊封剂囊封该第二导电图案的一第一部分和该第二导电支柱的一部分。一接收空间设置于该第二囊封剂中，以暴露该第二导电图案的至少一第二部分。一第一半导体晶粒放置在该接收空间，并电气连接到该第二导电图案的该第二部分。附图说明本说明书的上述和其它特征将参考随附的图式，借由范例性实施例进行细节描述，而变得更加明了，其中：图1至图11是部分剖面图，其依序例示了根据本专利技术的一个实施例来制造半导体封装的方法；图12是部分剖面图，其例示了根据本专利技术的另一个实施例的半导体封装；图13是部分剖面图，其例示了根据本专利技术的又另一个实施例的半导体封装；图14是部分剖面图，其例示了根据本专利技术的又另一个实施例的半导体封装；以及图15是部分剖面图，其例示了根据本专利技术的又另一个实施例的半导体封装。为了简化和清楚地说明，图中的组件不一定按比例绘制，并且在不同图式中，相同的组件符号表示相同的组件。此外，已知的步骤及组件的描述和细节予以省略以求描述的简化。本文所使用的用语「及/或」包括一个或更多相关所列的项目的任意组合和所有组合。此外，这里使用的用语的目的仅是用于描述特定实施例，并不旨在限制本揭示。本文中所使用的单数形式也意图包括复数形式，除非上下文另外明确指出。应进一步理解的是，用语「包括、及/或包含」，在本说明书中使用时，是用以指定所陈述的特征、数字、步骤、操作、组件、及/或构件的存在，而不是用以排除一个或更多其它特征、数字、步骤、操作、组件、构件、及/或上述组合的增加或存在。应理解的是，尽管用语「第一、第二…等」在本文中可用于描述各种部件、组件、区域、层及/或区块，但是这些构件、组件、区域、层、及/或区块不应受到这些用语的限制。这些用语仅用于将构件、组件、区域、层及/或区块与其他的构件、组件、区域、层及/或区块作出区分。因此，举例来说，一第一部件、一第一组件、一第一区域、一第一层、及/或下面讨论的一第一区块可以被称为一第二部件、一第二组件、一第二区域、一第二层、及/或一第二区块，而不脱离本揭示的教导。参考「一个实施例」或「一实施例」意味着与该实施例相关所描述的特定特征、结构、或特性被包括在本专利技术的至少一个实施例中。因此，「在一个实施例中」或「在一实施例中」的词语在本说明书全文所出现的不同场合不一定都指相同的实施例，但在某些情况下，其可能为真。此外，在一个或更多实施例中，特定特征、结构、或特
性可以用任何合适的方式进行组合，其对于本领域具有通常知识的人士将是显而易见的。另外，用语「当…之时」指的是至少在开始的动作的持续时间的至少部分发生了某些动作。词语「大约」或「约」的使用实质上指的是，组件的量值预期将接近一状态值或位置。然而，如在本领域中所众所周知的是，总是会有些微的差异，使得量值或位置与所陈述的量值有所差异。除非另有说明，本文所使用的「上」或「上方」用语包括方位、位置、或关系，其中所指定的组件可直接或间接实体接触。应进一步理解的是，下文所例示和描述的这些实施例可以具有实施例、及/或可以在缺少本文所没有特定揭示的组件下所实行。具体实施方式参考图1至图11，一种用于根据第一实施例而制造半导体封装的方法、以及一种使用该方法来制造的半导体封装1000将进行描述。图1至图11例示了一种根据第一实施例而制造半导体封装的方法的部分剖面图。首先，如图1所示，一第一导电图案110形成于一载板10的一第一表面11上。在此，包括该第一表面11的该载板10进一步包括对置于该第一表面11的第二表面12。在一个实施例中，该载板10所具有的厚度的范围从大约3微米到300微米。在一些实施例中，该载板10可以由金属、硅、玻璃、环氧树脂、或如本领域技术人士所知晓的其他材料中的一者或更多者来形成。至少该第一表面11已准备并已清洗，用于接收该第一导电图案110。在一个本文档来自技高网...

【技术保护点】
一种用于制造半导体封装的方法，其包括：提供多层模制导电结构，其包括：第一导电结构，其设置在载板的第一表面上；第一囊封剂，其囊封该第一导电结构的至少部分，其中该第一导电结构的其它部分暴露于该第一囊封剂中；第二导电结构，其设置在该第一囊封剂上，并且电气耦合到该第一导电结构；和第二囊封剂，其囊封该第二导电结构的第一部分，其中该第二导电结构的第二部分暴露于该第二囊封剂中，并且其中该第二导电结构的第三部分暴露于设置在该第二囊封剂中的接收空间中；以及将第一半导体晶粒电气耦合到该第二导电结构在该接收空间中的该第三部分。

【技术特征摘要】
2015.05.22 KR 10-2015-0071718;2016.04.19 US 15/1331.一种用于制造半导体封装的方法，其包括：提供多层模制导电结构，其包括：第一导电结构，其设置在载板的第一表面上；第一囊封剂，其囊封该第一导电结构的至少部分，其中该第一导电结构的其它部分暴露于该第一囊封剂中；第二导电结构，其设置在该第一囊封剂上，并且电气耦合到该第一导电结构；和第二囊封剂，其囊封该第二导电结构的第一部分，其中该第二导电结构的第二部分暴露于该第二囊封剂中，并且其中该第二导电结构的第三部分暴露于设置在该第二囊封剂中的接收空间中；以及将第一半导体晶粒电气耦合到该第二导电结构在该接收空间中的该第三部分。2.如权利要求1所述的方法，其包括：将导电凸块附接到该第二导电结构的该第二部分；在将该第一半导体晶粒电气耦合到该第三部分后，移除该载板；将电子装置电气耦合到该第一导电结构；以及形成第三囊封剂，其囊封该电子装置。3.如权利要求1所述的方法，其中提供该多层模制导电结构包括：形成该第一导电结构，其包括：第一导电图案，其在载板的第一表面上；和第一导电支柱，其电气耦合到该第一导电图案；用该第一囊封剂囊封该第一导电图案和该第一导电支柱，其中该第一导电结构的一部分暴露于该第一囊封剂中；形成该第二导电结构，其包括：第二导电图案，其电气连接到该第一导电结构；和第二导电支柱，其电气耦合到第二导电图案的一部分；以及用该第二囊封剂囊封该第二导电结构，并形成该接收空间，该第二导电结
\t构的该第三部分暴露于该接收空间中。4.一种半导体封装，其包括：第一导电结构；第一囊封剂，其囊封该第一导电结构的至少部分，其中该第一导电结构的其它部分暴露于该第一囊封剂中；第二导电结构，其设置在该第一囊封剂上，并且电气耦合到该第一导电结构；以及第二囊封剂，其囊封该第二导电结构的...

【专利技术属性】
技术研发人员：班文贝，元秋亨，郑季洋，金本吉，金即俊，李钟炫，
申请(专利权)人：艾马克科技公司，
类型：发明
国别省市：美国;US