半导体器件制造技术

技术编号:14063012 阅读:166 留言:0更新日期:2016-11-28 01:17
一种半导体器件可以包括被提供于第一裸片中的第一通道。半导体器件可以包括被提供于第二裸片中且与第一通道邻近设置的第二通道,并且第二通道被配置成与第一通道交换信号和数据。第一通道和第二通道可以通过接合从彼此接收和向彼此输出校准相关信号,并且可以共享校准开始信号。校准开始信号可以分别在第一通道和第二通道中产生。

【技术实现步骤摘要】
相关申请的交叉引用本专利技术要求在2014年12月5日向韩国知识产权局提交的申请号为10-2014-0174068的韩国专利申请的优先权,其全部内容通过引用结合于此。
各种实施例大体涉及一种半导体器件,尤其涉及一种用于控制包括两个裸片的半导体器件的ZQ校准的技术,其中这两个裸片被配置为单个芯片。
技术介绍
正进行一些开发来增加半导体存储器件的集成度及操作速度。已经开发了同步存储器件来增加半导体存储器件的操作速度。这些同步存储器件能够与从存储器芯片外部接收的时钟信号同步地进行操作。例如,可以实施SDR(单数据速率)同步存储器件,藉此数据在单个时钟周期期间经由单个数据引脚输入和输出。在SDR同步存储器件中,数据的输入和输出与时钟信号的上升沿同步。然而,SDR同步存储器件难于与要求高速操作的系统进行操作。因此,可以实施DDR(双数据速率)同步存储器件,藉此数据与时钟信号的上升沿和下降沿同步地经由每个数据输入/输出引脚连续地输入和输出。照此,在不增加时钟信号的频率的情况下,可以实现是常规SDR同步存储器件至少2倍的带宽,因此可以达到高速操作。正在针对消耗更少功率的方向上设计半导体器件,并且通过由规范来限定数据模式信息信号而使用数据模式信息信号。特别地,正将用于高速操作的存储器设计成能够不仅在外部时钟的上升沿接收地址而且也在下降沿接收地址。由于在一个周期能够两次接收地址,所以当与常规半导体存储器件相比较时,地址引脚的数目可以得到减少。再者,额外数目的引脚可以与电源电压或接地电压连接,以增加半导体存储器件的操作速度。在诸如动态随机存取存储器(DRAM)之类的半导体存储器件中,为了从单位面积取得更大的容量,层叠多个半导体芯片(或裸片),然后进行封装。可以将仅利用一个半导体芯片封装的半导体存储器件称为单裸片封装(single die package,SDP)。再者,可以将利用两个半导体芯片层叠和封装的半导体存储器件称为双裸片封装(dual die package,DDP)。此外,可以将利用四个半导体芯片层叠和封装的半导体存储器件称为四裸片封装(QDP)。低电压半导体器件(例如,LPDDR4)在内部由两个通道来配置,并且通过在一个裸片中镜像两个相同的芯片来实现。在为了多种商务或者净裸片(net die)的实际最大化而在一个裸片中仅实现一个通道的情况中,两个裸片应当在封装级电耦接。最初,在低电压半导体器件的一个芯片中,针对两个通道仅存在一个ZQ引脚。
技术实现思路
在实施例中,一种半导体器件可以包括提供在第一裸片中的第一通道和提供在第二裸片中且与第一通道邻近设置的第二通道,并且所述第二通道可以被配置成与第一通道交换信号和数据。第一通道和第二通道可以通过接合从彼此接收和向彼此输出校准相关信号,并且可以共享分别在第一通道和第二通道中产生的校准开始信号。在实施例中,一种半导体器件可以包括形成在单个封装体中的多个通道,并且可以被配置成通过在相应裸片之间交换信号和数据来共享校准信息。半导体器件可以包括分别提供在多个通道中的ZQ驱动块,并且可以被配置成控制相应通道的校准操作。半导体器件可以包括ZQ控制块,其被配置成确定多个通道中的校准操作的开始次序,以及在相应通道中校准操作结束的时间。附图说明图1是图示根据一实施例的半导体器件的示例的表示的配置图。图2是图示图1中所图示的ZQ控制块的示例的表示的详细配置图。图3是图示图2中所图示的开始命令生成单元的示例的表示的详细电路图。图4是图示图2中所图示的标志生成单元的示例的表示的详细电路图。图5是图示图2中所图示的屏蔽信号生成单元的示例的表示的详细电路图。图6是图示根据一实施例的半导体器件中的两个通道的示例的表示的配置图。图7图示了采用根据上述关于图1~6所论述的实施例的半导体器件的系统的
表示示例的框图。具体实施方式在下文中,下面将通过实施例的各种示例参考附图来描述半导体器件。在通过封装2个裸片来配置2个通道的示例中,应当针对ZQ引脚来进行考虑。各种实施例可以针对一种用于控制多通道半导体器件的ZQ校准定时的技术,该多通道半导体器件包括两个裸片,这两个裸片被配置为单个芯片。根据各种实施例,或许能够与包括被配置为单个芯片的两个裸片的多通道半导体器件的PVT(过程、电压和温度)对应地独立控制ZQ校准。图1是图示根据一个实施例的半导体器件的示例的表示的配置图。根据一实施例的半导体器件可以包括命令信号生成块100、ZQ控制块200和ZQ驱动块300。命令信号生成块100可以产生校准开始信号CAL_S,校准开始信号CAL_S用于开始对应通道的校准操作,并且可以输出校准开始信号CAL_S至ZQ控制块200。命令信号生成块100可以产生用于锁存校准信号的校准锁存信号CAL_LATP,并且可以输出校准锁存信号CAL_LATP至ZQ驱动块300。ZQ控制块200可以从另一通道接收用于关于校准操作的信息的信号。另一通道的用于关于校准操作的信息的信号可以包括校准开始信号CAL_S_I、校准结束信号ENDP_I、校准时段信号CAL_P_I、和选项信号BOND_OPT。ZQ控制块200可以从另一通道接收校准操作信号。另一通道的校准操作信号可以包括校准开始信号CAL_S_I、校准结束信号ENDP_I、和校准时段信号CAL_P_I。校准开始信号CAL_S_I可以是指示另一通道的校准操作已经开始的信号。校准结束信号ENDP_I可以是指示另一通道的校准操作已经结束的信号。校准时段信号CAL_P_I可以是指示另一通道的校准时段的信号。选项信号BOND_OPT可以是确定执行校准操作的次序的信号。ZQ控制块200可以从驱动块300接收结束信号ENDP。ZQ控制块200可以接收结束信号ENDP,结束信号ENDP指示对应通道的校准已经结束,并且结束信号ENDP可以被反馈有校准时段信号CAL_P。校准时段信号CAL_P可以指示对应通道的校准时段。ZQ控制块200可以输出开始信号ISTART至ZQ驱动块300。开始信号ISTART可以指
示对应通道的校准操作的开始。ZQ驱动块300可以根据校准锁存信号CAL_LATP来控制校准操作。校准锁存信号CAL_LATP可以从命令信号生成块100施加。ZQ驱动块300可以根据开始信号ISTART来开始校准操作,并且可以与校准时段信号CAL_P对应地执行校准操作。当校准操作已经结束时,ZQ驱动块300可以使能结束信号ENDP,并且可以输出使能的结束信号ENDP至ZQ控制块200。图2是图示图1中所图示的ZQ控制块200的示例的表示的详细配置图。ZQ控制块200可以包括开始命令生成单元210、标志生成单元220和屏蔽信号生成单元230。开始命令生成单元210可以接收对应通道的校准开始信号CAL_S和另一通道的校准开始信号CAL_S_I,并且可以产生用于控制对应通道的校准操作的开始时间的开始信号ISTART。这样的开始命令生成单元210接收对应通道的校准开始信号CAL_S、另一通道的校准开始信号CAL_S_I、选项信号BOND_OPT、另一通道的校准结束信号ENDP_I、和屏蔽信号CMD_MB。开始命令生成单元210可以输出开始信号ISTART至标志生成单元。开始信号ISTAR本文档来自技高网
...
半导体器件

【技术保护点】
一种半导体器件,包括:第一通道,其被提供于第一裸片中;以及第二通道,其被提供于第二裸片中并且被设置成邻近于所述第一通道,以及所述第二通道被配置成与所述第一通道交换信号和数据,其中,所述第一通道和所述第二通道通过接合从彼此接收和向彼此输出校准相关信号,并且共享校准开始信号,以及其中,所述校准开始信号分别在所述第一通道和所述第二通道中产生。

【技术特征摘要】
2014.12.05 KR 10-2014-01740681.一种半导体器件,包括:第一通道,其被提供于第一裸片中;以及第二通道,其被提供于第二裸片中并且被设置成邻近于所述第一通道,以及所述第二通道被配置成与所述第一通道交换信号和数据,其中,所述第一通道和所述第二通道通过接合从彼此接收和向彼此输出校准相关信号,并且共享校准开始信号,以及其中,所述校准开始信号分别在所述第一通道和所述第二通道中产生。2.依据权利要求1所述的半导体器件,其中,所述第一通道包括第一ZQ驱动块,所述第一ZQ驱动块被配置成根据校准锁存信号控制校准操作。3.依据权利要求1所述的半导体器件,其中,所述第二通道包括第二ZQ驱动块,所述第二ZQ驱动块被配置成根据校准锁存信号控制校准操作。4.依据权利要求1所述的半导体器件,其中,所述第一通道和所述第二通道顺序地进行操作。5.依据权利要求1所述的半导体器件,其中,所述第一通道和所述第二通道的操作次序根据接合...

【专利技术属性】
技术研发人员:郑元敬金生焕
申请(专利权)人:爱思开海力士有限公司
类型:发明
国别省市:韩国;KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1