连续时间Δ-∑调制器、模数转换器及相关补偿方法技术

本发明专利技术公开了一种连续时间Δ‑∑调制器、ADC及相关补偿方法。其中，该连续时间Δ‑∑调制器和ADC均可以包括：加法电路、回路滤波器、提取电路、量化器和DAC。其中，该加法电路用于将输入信号减去反馈信号以产生残留信号。其中，该回路滤波器含多个串联的放大级(如第一放大级及位于其后的第二放大级)，用于接收残留信号以产生滤波后的残留信号。其中，该提取电路用于从第一放大级提取电流，并转发至第二放大级。其中，该量化器用于根据滤波后的残留信号产生数字输出信号。其中，该DAC耦接至量化器和加法电路，用于对来源于数字输出信号的信号执行数模转换，以产生反馈信号。上述公开的内容，可以仅涉及一个DAC，从而减少功率消耗并降低芯片面积。

【技术实现步骤摘要】

本专利技术涉及电子电路技术，尤其涉及一种连续时间Δ-∑调制器、模数转换器及相关补偿方法。
技术介绍
高分辨率连续时间Δ-∑(Delta-Sigma)调制器作为高电源效率(power efficient)的候选者，具有从音频段至数兆赫兹范围的信号带宽。但是，该连续时间Δ-∑调制器的更高频率输入信号可能导致难以进行额外回路延时(Excess Loop Delay，ELD)补偿。为了解决由高频输入信号导致的额外回路延时补偿问题，诸如DAC(Digital to Analog Converter，数模转换器)等额外的电路用来处理从量化器的输出端至前级回路滤波器(pre-stage loop filter)的输出端的反馈信号，因此，存在多于一个的DAC配置在连续时间Δ-∑调制器中的额外回路中。该额外的电路(诸如DAC)增加了电源消耗并且向回路滤波器提供了大的寄生电容。
技术实现思路
有鉴于此，本专利技术实施例提供了一种连续时间Δ-∑调制器、模数转换器及相关补偿方法，该调制器将从前面放大级提取的电流前馈(feed-forward)至该回路滤波器中后面的放大级，从而可以改善电源消耗和节约芯片面积。本专利技术提供了一种连续时间Δ-∑调制器，包括：第一加法电路，用于将输入信号减去反馈信号，以产生残留信号；回路滤波器，包含多个串联的放大级，并且用于接收所述残留信号以产生滤波后的残留信号；提取电路，耦接至所述回路滤波器，用于从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中位于所述第一放大级之后的的第二放大级；量化器，耦接至所述回路滤波器，用于根据所述滤波后的残留信号，产生数字输出信号；以及数模转换器，耦接至所述量化器和所述第一加法电路，用于对来源于所述数字输出信号的信号执行数模转换，以产生所述反馈信号。其中，所述提取电路从所述第一放大级的输出电流中提取电流。其中，所述提取电路具体用于对所述第一放大级的输出电流进行镜像，并转发所述镜像的电流至所述第二放大级。其中，所述提取电路将所述提取的电流转发至所述第二放大级的输出节点。其中，所述第一放大级为所述多个串联的放大级中的首级放大级，所述第二放大级为所述多个串联的放大级中的未级放大级。其中，所述提取的电流和所述多个串联的放大级中的未级放大级的输出电流被组合，以产生所述滤波后的残留信号。其中，所述回路滤波器进一步包括：补偿电阻，耦接至所述第二放大级的输出节点，所述提取电路经由所述补偿电阻直接转发所述提取的电流至所述第二放大级。其中，所述提取电路，具体用于从所述多个串联的放大级中的多个所述第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中的所述第二放大级。本专利技术还提供了一种模数转换器，包括：第一加法电路，用于将输入信号减去反馈信号，以产生残留信号；回路滤波器，包含多个串联的放大级，并且用于接收所述残留信号以产生滤波后的残留信号；提取电路，耦接至所述回路滤波器，用于从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中的位于所述第一放大级之后的第二放大级；量化器，耦接至所述回路滤波器，用于根据所述滤波后的残留信号，产生数字输出信号；以及数模转换器，耦接至所述量化器和所述第一加法电路，用于对来源于所述数字输出信号的信号执行数模转换，以产生至所述第一加法电路的反馈信号。本专利技术还提供了一种模数转换器的补偿方法，包括：将输入信号减去反馈信号，以产生残留信号；提供含有多个串联的放大级的回路滤波器，并且用于接收所述残留信号，以产生滤波后的残留信号；从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中位于所述第一放大级之后的第二放大级，以补偿所述模数转换器的回路延时；根据所述滤波后的残留信号产生数字输出；以及对来源于所述数字输出的信号执行数模转换操作，以产生所述反馈信号。其中，从所述第一放大级提取电流的步骤包括：从所述第一放大级的输出电流中提取电流；和/或，转发所述提取的电流至所述第二放大级的步骤包括：
将所述提取的电流转发至所述第二放大级的输出节点。其中，从所述第一放大级提取电流，并转发所述提取的电流至所述第二放大级的步骤包括：对所述第一放大级的输出电流进行镜像，并转发所述镜像的电流至所述另第二放大级。其中，所述第一放大级为所述多个串联的放大级中的首级放大级，所述第二放大级为所述多个串联的放大级中的未级放大级。其中，进一步包括：组合所述提取的电流和所述多个串联的放大级中未级放大级的输出电流，以产生所述滤波后的残留信号。其中，由数模转换器产生所述反馈信号。其中，所述回路滤波器进一步包括：补偿电阻，耦接至所述第二放大级的输出节点；所述转发所述提取的电流至所述第二放大级的步骤包括：经由所述补偿电阻直接转发所述提取的电流至所述第二放大级。其中，从所述第一放大级提取电流，并转发所述提取的电流至所述第二放大级的步骤包括：从所述多个串联的放大级中的多个所述第一放大级提取电流，并转发所述提取的电流至所述第二放大级。本专利技术实施例的有益效果是：本专利技术中的回路滤波器，其输入为输入信号与反馈信号相减得到的残留信号，因此可从该回路滤波器中前面的放大级中提取电流并转发至后面的放大级，从而利用该残留信号来补偿回路滤波器的额外回路延时。此种补偿方式中，对于数模转换器，可以少至仅使用一个(用来提供反馈信号)，从而可以减少数模转换器的使用数量，从而可以改善电源消耗和芯片面积。附图说明图1是根据本专利技术一个实施例的ADC(Analog to Digital Converter，模数转换器)的结构示意图。图2示出了由输入信号、DAC和提取电路提供的电流。图3是根据本专利技术一个实施例的回路滤波器的放大级和提取的电流的流动的示意图。图4示出了根据本专利技术一个实施例的图1所示的ADC的详细结构图。图5示出了根据本专利技术一个实施例的提取电路和回路滤波器的首级放大级的详细结构。图6是根据本专利技术一个实施例的ADC的补偿方法的流程示意图。具体实施方式在本申请说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。另外，在权利要求书中，“第一放大级”和“第二放大级”中的“第一”和“第二”仅用于区分放大级，而并非是用于限制放大级的顺序、位置等。参考图1。根据本专利技术一个实施例，图1为ADC(模数转换器)100的结构示意图。在该实施例中，ADC100为连续时间Δ-∑调制类ADC。如图1所示，ADC100包括：第一加法电路110、回路滤波器120、提取电路(extraction circuit)130、第二加法电路140、量化器150和DAC(数模转换器)160。在本实施例中，本文档来自技高网...

【技术保护点】
一种连续时间Δ‑∑调制器，其特征在于，包括：第一加法电路，用于将输入信号减去反馈信号，以产生残留信号；回路滤波器，包含多个串联的放大级，并且用于接收所述残留信号以产生滤波后的残留信号；提取电路，耦接至所述回路滤波器，用于从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中位于所述第一放大级之后的的第二放大级；量化器，耦接至所述回路滤波器，用于根据所述滤波后的残留信号，产生数字输出信号；以及数模转换器，耦接至所述量化器和所述第一加法电路，用于对来源于所述数字输出信号的信号执行数模转换，以产生所述反馈信号。

【技术特征摘要】
2015.05.14 US 62/161,608;2016.02.16 US 15/044,1251.一种连续时间Δ-∑调制器，其特征在于，包括：第一加法电路，用于将输入信号减去反馈信号，以产生残留信号；回路滤波器，包含多个串联的放大级，并且用于接收所述残留信号以产生滤波后的残留信号；提取电路，耦接至所述回路滤波器，用于从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中位于所述第一放大级之后的的第二放大级；量化器，耦接至所述回路滤波器，用于根据所述滤波后的残留信号，产生数字输出信号；以及数模转换器，耦接至所述量化器和所述第一加法电路，用于对来源于所述数字输出信号的信号执行数模转换，以产生所述反馈信号。2.如权利要求1所述的连续时间Δ-∑调制器，其特征在于，所述提取电路从所述第一放大级的输出电流中提取电流。3.如权利要求2所述的连续时间Δ-∑调制器，其特征在于，所述提取电路具体用于对所述第一放大级的输出电流进行镜像，并转发所述镜像的电流至所述第二放大级。4.如权利要求2所述的连续时间Δ-∑调制器，其特征在于，所述提取电路将所述提取的电流转发至所述第二放大级的输出节点。5.如权利要求1所述的连续时间Δ-∑调制器，其特征在于，所述第一放大级为所述多个串联的放大级中的首级放大级，所述第二放大级为所述多个串联的放大级中的未级放大级。6.如权利要求1所述的连续时间Δ-∑调制器，其特征在于，所述提取的电流和所述多个串联的放大级中的未级放大级的输出电流被组合，以产生所述滤波后的残留信号。7.如权利要求1所述的连续时间Δ-∑调制器，其特征在于，所述回路滤波器进一步包括：补偿电阻，耦接至所述第二放大级的输出节点，所述提取电路经由所述补偿电阻直接转发所述提取的电流至所述第二放大级。8.如权利要求1所述的连续时间Δ-∑调制器，其特征在于，所述提取电路，
\t具体用于从所述多个串联的放大级中的多个所述第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中的所述第二放大级。9.一种模数转换器，其特征在于，包括：第一加法电路，用于将输入信号减去反馈信号，以产生残留信号；回路滤波器，包含多个串联的放大级，并且用于接收所述残留信号以产生滤波后的残留信号；提取电路，耦接至所述回路滤波器，用于从所述多个串联的放大级中的第一放大级提取...

【专利技术属性】
技术研发人员：何丞谚，林育信，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71