半导体封装结构及其制造方法技术

技术编号:14058422 阅读:129 留言:0更新日期:2016-11-27 11:19
本发明专利技术揭示一种半导体封装结构和制造方法。所述半导体封装结构包括第一介电层、第二介电层、组件、图案化导电层和至少两个导电通孔。所述第一介电层具有第一表面和与所述第一表面相对的第二表面。所述第二介电层具有第一表面和与所述第一表面相对的第二表面。所述第一介电层的所述第二表面附接于所述第二介电层的所述第一表面。所述第二介电层内的组件具有至少两个邻近所述第一介电层的所述第二表面的电触点。所述第一介电层内的所述图案化导电层邻近所述第一介电层的所述第一表面。所述导电通孔穿透所述第一介电层并且将所述电触点与所述图案化导电层电连接。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装结构和一种半导体方法,且更确切地说涉及一种半导体封装结构和其半导体方法。
技术介绍
在至少部分地由针对较小尺寸和增强的加工速度的需求的驱动下,半导体装置变得越来越复杂。同时,存在使含有这些半导体装置的许多电子产品进一步小型化的需求。半导体装置通常被封装,并且接着可安装在包括电路的衬底(如电路板)上。这使得空间被半导体装置封装和衬底两者所占据,且衬底上的表面积被半导体装置封装所占据。另外,可能会通过执行作为独立工艺的封装、板制造和装配而发生费用。所希望的是减少衬底上由半导体装置占据的空间,且简化并组合应用于半导体装置和衬底的封装、板制造和装配工艺。
技术实现思路
根据本专利技术的一个实施例,一种半导体封装包括第一介电层、第二介电层、组件、第一图案化导电层和至少两个第一导电通孔。第一介电层具有第一表面和与第一表面相对的第二表面。第二介电层具有第一表面和与第一表面相对的第二表面。第一介电层的第二表面连接于第二介电层的第一表面。第二介电层内的组件具有至少两个电触点。电触点邻接于第一介电层的第二表面。第一图案化导电层在第一介电层内并邻接于第一介电层的第一表面。第一导电通孔穿透第一介电层并与第一图案化导电层一起电连接电触点。根据本专利技术的一个实施例,一种半导体封装包括基层、绝缘层、组件和第一图案化导电层。组件在基层内且具有至少两个从基层暴露的电触点。绝缘层安置在基层上且覆盖暴露的电触点。第一图案化导电层在绝缘层内且具有从绝缘层暴露的表面。第一导电通孔穿透绝缘层。电触点经由第一导电通孔电连接到第一图案化导电层。根据本专利技术的一个实施例,一种制造半导体封装方法包括:(a)在载体上形成图案化
导电层;(b)形成包埋图案化导电层的第一介电层;(c)用电触点将组件连接到第一介电层;(d)在第一介电层上形成第二介电层以囊封组件;(e)去除载体;以及(f)形成多个穿透第一介电层的导电通孔,其中图案化导电层经由导电通孔与组件的电触点电连接。附图说明图1示出根据本专利技术的一个实施例的半导体封装结构的截面视图;图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H和图2I示出根据本专利技术的一个实施例的制造方法;图3示出根据本专利技术的一个实施例的半导体封装结构的截面视图。图4A和4B示出根据本专利技术的一个实施例的制造方法。贯穿图式和具体实施方式使用共同参考数字以指示相同或类似元件。从以下结合附图作出的具体实施方式,本专利技术将会更显而易见。具体实施方式已提出各种包埋半导体装置或包埋无源元件(passive element)的衬底,其中半导体装置或无源元件被首先内埋在衬底中,且接着在后续工艺中制造再选路结构。再选路结构可包括再分布层(RDL)和从RDL延伸并作为触点结构在下一层面的封装结构的厚支撑层的表面处终止的互连件(例如导电柱)。RDL可由在包埋的半导体装置上方形成的钝化层支撑。聚合层可沉积在RDL上方,且经蚀刻或钻孔以提供通孔以用于以金属包覆填充从而形成在所述通孔的开口上方延伸且超出所述开口的互连件(即,导电柱)。附接到所述柱的突出末端的焊料凸块是通过无电电镀、丝网或模板印刷形成的。由于钝化层的顶表面不光滑,例如归因于延伸超出半导体装置表面的包埋的半导体装置或无源元件的衬垫,故高分辨率光刻无法有效形成通孔和RDL。因此,RDL的间距受限。此外,未能形成RDL可引起封装衬底的损失,包括内埋在封装衬底中的相对高成本的半导体装置或无源元件的损失。本文所描述的是半导体封装和其制作方法,其中可使用高分辨率技术来减少通路孔宽度,减少衬垫间距,改进产率,且降低制造成本。如本文中所用,术语“上部”、“下部”、“顶部”、“底部”和“侧部”中的每一者是指与使用所述术语的描述相关的对应图中的所示情形。举例来说,“侧表面”指示相应组件在对应图中示出的方向上的侧部。图1示出根据本专利技术的一个实施例的半导体封装结构1的截面视图。半导体封装结
构1包括绝缘层(例如第一介电层10)、基层(例如第二介电层11)、无源元件12(或其它组件)、第一图案化导电层13、导电通孔14a、14b、15a和15b、第二图案化导电层16、通孔17、第一阻焊层18和第二阻焊层19。第一介电层10包括第一表面101和与第一表面101相对的第二表面102。第一介电层10可包括疏水性材料,如与水形成大于90°、如至少约91°、至少约93°、至少约95°或至少约97°的接触角的材料。介电层10的厚度可为约5μm到约30μm。第二介电层11包括第一表面111和第二表面112。第二介电层11的第一表面111连接于第一介电层10的第二表面102。第二介电层11可包括(但不限于)模制化合物或预浸复合纤维(例如预浸体)。模制化合物的实例可包括(但不限于)其中分散有填充剂的环氧树脂。预浸体的实例可包括(但不限于)通过堆叠或层压许多预浸材料/片材而形成的多层结构。无源元件12可例如为电容器、电阻器或电感器。无源元件12具有两个电触点121和122。电触点121和122中的每一者从无源元件12的上表面沿着无源元件12的侧表面延伸到无源元件12的下表面。无源元件12内埋或囊封在第二介电层11中并且邻接于第一介电层10的第二表面102。第一图案化导电层13包埋在第一介电层10中。第一图案化导电层13可能为(但不限于)包括迹线和接触垫的再分布层(RDL)。第一图案化导电层13邻接于第一介电层10的第一表面101。第一图案化导电层13包括从第一介电层10的第一表面101暴露的表面。由于第一图案化导电层13包埋在第一介电层10中,故可实现约2μm或2μm以下的最小线宽和约2μm或2μm以下的最小线间间隙(间距)。第一图案化导电层13可包括(但不限于)铜(Cu)或另一金属或合金。导电通孔14a、14b穿透第一介电层10并且与第一图案化导电层13一起电连接无源元件12的电触点121、122。导电通孔14a和14b中的每一者的顶表面延伸超出第一介电层10的第一表面101。第一图案化导电层13的一部分(例如迹线13a)位于无源元件上方并且与无源元件电绝缘。迹线13a通过两个导电通孔14a、14b之间的空间,并且与两个导电通孔14a、14b电绝缘。如迹线13a的迹线可在半导体封装结构1的第一图案化导电层13的电路设计中提供灵活性。举例来说,每单位面积的第一介电层10可有效分布相对更多的第一图案化导电层13。换句话说,第一介电层10的特定区域可含有相对更多的迹线或接触垫,这可允许半导体封装结构1的大小减小。导电通孔15a和15b中的每一者的一部分内埋在第二介电层11中,并且所述部分电连接到无源元件12的电触点121和122。第二图案化导电层16安置在第二介电层的
第二表面112上。第二图案化导电层16可包括(但不限于)铜(Cu)或另一金属或合金。通孔17可包括第一导电通孔17a和第二导电通孔17b。第一导电通孔17a形成在第一介电层10和第二介电层11中。第一导电通孔17a具有顶表面和底表面。第一导电通孔17a从顶表面到底表面逐渐变窄,使得顶表面的宽度大于底表面的宽度。第二导电通孔17b形成在第二介电层11中;第二导电通孔17b具有顶表面和底表面;第二导电通孔17b从底表面本文档来自技高网
...
<a href="http://www.xjishu.com/zhuanli/59/201510147262.html" title="半导体封装结构及其制造方法原文来自X技术">半导体封装结构及其制造方法</a>

【技术保护点】
一种半导体封装结构,其包含:第一介电层,其具有第一表面和与所述第一表面相对的第二表面;第二介电层,其具有第一表面和与所述第一表面相对的第二表面,所述第一介电层的所述第二表面附接于所述第二介电层的所述第一表面;组件,其在所述第二介电层内,其包含至少两个电触点,所述电触点邻近所述第一介电层的所述第二表面;第一图案化导电层,其在所述第一介电层内并邻近所述第一介电层的所述第一表面;以及至少两个第一导电通孔,其穿透所述第一介电层并将所述电触点与所述第一图案化导电层电连接。

【技术特征摘要】
2014.11.19 US 14/548,1181.一种半导体封装结构,其包含:第一介电层,其具有第一表面和与所述第一表面相对的第二表面;第二介电层,其具有第一表面和与所述第一表面相对的第二表面,所述第一介电层的所述第二表面附接于所述第二介电层的所述第一表面;组件,其在所述第二介电层内,其包含至少两个电触点,所述电触点邻近所述第一介电层的所述第二表面;第一图案化导电层,其在所述第一介电层内并邻近所述第一介电层的所述第一表面;以及至少两个第一导电通孔,其穿透所述第一介电层并将所述电触点与所述第一图案化导电层电连接。2.根据权利要求1所述的半导体封装结构,其中所述第一图案化导电层的一部分位于所述组件上方并与所述组件电绝缘。3.根据权利要求1所述的半导体封装结构,其进一步包含:安置在所述第二介电层的所述第二表面上的第二图案化导电层;其中所述组件是无源元件,并且所述电触点从所述无源元件的上表面沿着所述无源元件的侧表面延伸到所述无源元件的下表面;以及至少两个第二导电通孔,所述至少两个第二导电通孔在所述第二介电层内并将所述电触点与所述第二图案化导电层电连接。4.根据权利要求1所述的半导体封装结构,其中所述组件的所述电触点中的每一者均具有与所述第一介电层的所述第二表面直接接触的表面。5.根据权利要求1所述的半导体封装结构,其进一步包含:第三导电通孔,其形成在所述第一介电层中,所述第三导电通孔具有顶表面和底表面,所述第三导电通孔从所述顶表面到所述底表面逐渐变窄,以使得所述...

【专利技术属性】
技术研发人员:苏洹漳李志成何政霖
申请(专利权)人:日月光半导体制造股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1