一种降低ESD风险的版图处理方法技术

技术编号:14056348 阅读:107 留言:0更新日期:2016-11-27 01:52
本发明专利技术提供了一种降低ESD风险的版图处理方法,包括:第一步骤:获取原始的注入层掩模板;第二步骤:选择原始的注入层掩模板中易发生ESD效应的图形边;第三步骤:针对易发生ESD效应的图形边优化原始的注入层掩模板;第四步骤:对优化后的注入层掩模板执行光学邻近校正处理以获得最终的注入层掩模板。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域,具体涉及微电子版图数据光学修正领域;更具体地说,本专利技术涉及一种降低ESD(Electro-Static Discharge,静电放电)风险的版图处理方法。
技术介绍
静电放电是半导体工业中普遍存在的危害性问题,虽然在集成电路制造中已广泛采用防静电的材料与装置,仍然不能避免静电放电造成对材料与产品的破坏,尤其在防静电措施不够完善的情况下,比如运输途中等。在芯片制造中经常遇到的问题是掩模板的静电破坏(ESD Damage),掩模板的静电破坏不仅导致掩模板的报废,更严重的是由于重做掩模板引起的生产周期的延长。在掩模板静电破坏中,注入层掩模板ESD现象概率较高,由于注入层的掩模板一般采用明场设计(clear tone),并且经过逻辑运算后存在很多不符合规则的设计,导致某些特殊的设计图形在掩模板上容易造成静电放电破坏。注入层掩模板表面的图形材料有金属铬(Cr)组成,由于导体表面的的电荷密度跟导体表面的曲率有关,曲率半径越小,其电荷密度越大,导体尖端的曲率半径很小,因此其电荷特别密集,尖端附近的电场特别强,容易发生尖端放电现象;掩模板上的凸角曲率较小,所以容易导致尖端效应。当两个导体距离在一定范围内时并用一定的介质隔开,就形成电容器,在正常的电压(或电场强度)时,电容一般不会发生击穿,实际上在某一固定的介质厚度情况下,电容的击穿具有分散性,通常用平均击穿电压(或平均击穿强度)来表征。固定击穿电压(或平均击穿强度),则可以作出一条电容与介质厚度的关系曲线。对于该关系曲线,在较小的厚度范围内,平均击穿强度随介质厚度的减小而降低,这是因为介质中薄弱点(导电微粒或孔洞)的影响随厚度的降低而增加所致;而在较大的厚度范围内,电容器的平均击穿强度随介质厚度的增加而减小,这是因为随着厚度的增加,极板边缘电场不均匀性增大,有可能使击穿区域从介质内部转移到边缘,这时平均击穿强度并非由介质的性质决定。掩模板上大块的金属铬在一定的距离范围内就会形成类似电容器,并且在金属铬的凸角存在致尖端效应,当场强达到一定的水平,发生击穿的概率迅速增加。为了避免掩模板静电放电破坏,在掩模板制造中采用了添加不成像(non-printing)导线等措施或方法,然而在添加这些辅助图形前必须找到需要添加不成像导线的图形特征,由于静电放电无法进行图形量化测试,所以很难明确需要添加辅助图形的区域;另外添加导线并非正常出版工序,并且一般需要手动完成,无疑也增加了掩模板出版的工作量。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种能够降低ESD风险的版图处理方法。为了实现上述技术目的,根据本专利技术,提供了一种降低ESD风险的版图处理方法,包括:第一步骤:获取原始的注入层掩模板;第二步骤:选择原始的注入层掩模板中易发生ESD效应的图形边;第三步骤:针对易发生ESD效应的图形边优化原始的注入层掩模板;第四步骤:对优化后的注入层掩模板执行光学邻近校正处理以获得最终的注入层掩模板。优选地,所述原始的注入层掩模板的图形采用明场设计。优选地,易发生ESD效应的图形边包括注入层掩模板图形内部的距离小于1.2倍最小设计规则线宽、且投射长度小于2倍最小设计规则线宽的图形边。优选地,易发生ESD效应的图形边是凹角图形边。优选地,在第三步骤中,对易发生ESD效应的图形边进行补角处理。优选地,根据图形边长来确定补角处理采用的补角大小。优选地,所述选择原始的注入层掩模板中易发生ESD效应的图形边的步骤通过Calibre SVRF工具实现。优选地,所述针对易发生ESD效应的图形边优化原始的注入层掩模板的步骤通过Calibre SVRF工具实现。本专利技术提供了一种可以降低注入层掩模板ESD风险的版图处理方法,该方法基于现有的版图处理流程,对易发生ESD现象的图形结构进行优化,从而达到优化掩模板图形以降低ESD风险的结果。附图说明结合附图,并通过参考下面的详细描述,将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征,其中:图1示意性地示出了根据本专利技术优选实施例的降低ESD风险的版图处理方法的流程图。图2至图5示意性地示出了根据本专利技术优选实施例的降低ESD风险的版图处理方法的一个具体示例。图6至图11示意性地示出了根据本专利技术优选实施例的降低ESD风险的版图处理方法的另一个具体示例。需要说明的是,附图用于说明本专利技术,而非限制本专利技术。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂,下面结合具体实施例和附图对本专利技术的内容进行详细描述。在注入层掩模板中经常发生静电放电现象,造成掩模板缺陷。为了减少ESD发生的概率,在版图处理过程中对原始版图进行优化处理,使最终掩模板图形形成不利于静电放电的图形结构,降低尖端效应与电容击穿的风险,从而减少静电破坏的发生。其中,在掩模板图形处理过程中,利用注入层掩模板的设计余量,将部分易发生静电效应的图形结构进行优化处理,优化后的图形经过光学邻近校正(OPC)处理后得到的掩模板图形,既避免了直角图形结构,又增加了静电发生区域的介质间距,从而能够降低尖端效应以及发生电容击穿的风险。图1示意性地示出了根据本专利技术优选实施例的降低ESD风险的版图处理方法的流程图。具体地,如图1所示,根据本专利技术优选实施例的降低ESD风险的版图处理方法包括:第一步骤S1:获取原始的注入层掩模板;优选地,所述原始的注入层掩模板的图形采用明场设计。第二步骤S2:选择原始的注入层掩模板中易发生ESD效应的图形边;优选地,易发生ESD效应的图形边包括注入层掩模板图形内部的距离小于1.2倍最小设计规则线宽、且投射长度小于2倍最小设计规则线宽的图形边。优选地,易发生ESD效应的图形边是凹角图形边。第三步骤S3:针对易发生ESD效应的图形边优化原始的注入层掩模板;优选地,在第三步骤S3中,对易发生ESD效应的图形边进行补角处理。而且进一步优选地,根据图形边长来确定补角处理采用的补角大小。第四步骤S4:对优化后的注入层掩模板执行光学邻近校正处理以获得最终的注入层掩模板。优选地,所述选择原始的注入层掩模板中易发生ESD效应的图形边的步骤以及所述针对易发生ESD效应的图形边优化原始的注入层掩模板的步骤通过Calibre SVRF工具实现。具体地说,在注入层掩模板的图形中,普遍采用明场设计(clear tone),也即设计图形在掩模板上是透光区域,而除设计图形以外的图形区域在掩模板上是暗场,在掩模板上形成金属铬。从尖端放电的原理中可以看到,孤立导体表面的的电荷密度跟导体表面的曲率有关,曲率半径越小,其电荷密度越大;注入层掩模板的图形凹角会形成掩模板上金属铬凸角,由于凸角顶点的曲率相对较小,存在尖端效应,实际的版图设计通常采用正交图形,也即图形顶点成90度角或270度角;在注入层光学邻近校正处理过程中把图形凹角(对应掩模板上金属铬凸角)进行预处理,使得掩模板图形的直角变成“钝角边”,可以相应的减少图形的曲率,从而减少尖端效应的发生。从电容击穿的角度看,在介质厚度小于临界值时,电容器发生击穿的平均击穿强度与介质厚度成正比,增加介质厚度能够有利于降低电容击穿的风本文档来自技高网
...
一种降低ESD风险的版图处理方法

【技术保护点】
一种降低ESD风险的版图处理方法,其特征在于包括:第一步骤:获取原始的注入层掩模板;第二步骤:选择原始的注入层掩模板中易发生ESD效应的图形边;第三步骤:针对易发生ESD效应的图形边优化原始的注入层掩模板;第四步骤:对优化后的注入层掩模板执行光学邻近校正处理以获得最终的注入层掩模板。

【技术特征摘要】
1.一种降低ESD风险的版图处理方法,其特征在于包括:第一步骤:获取原始的注入层掩模板;第二步骤:选择原始的注入层掩模板中易发生ESD效应的图形边;第三步骤:针对易发生ESD效应的图形边优化原始的注入层掩模板;第四步骤:对优化后的注入层掩模板执行光学邻近校正处理以获得最终的注入层掩模板。2.根据权利要求1所述的降低ESD风险的版图处理方法,其特征在于,所述原始的注入层掩模板的图形采用明场设计。3.根据权利要求1或2所述的降低ESD风险的版图处理方法,其特征在于,易发生ESD效应的图形边包括注入层掩模板图形内部的距离小于1.2倍最小设计规则线宽、且投射长度小于2倍最小设计规则线宽的图形边。4.根据权利要求1或2所述的降低ESD...

【专利技术属性】
技术研发人员:何大权魏芳朱骏吕煜坤张旭升
申请(专利权)人:上海华力微电子有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1