finFET器件及其制作方法技术

本申请提供了一种finFET器件及其制作方法。该制作方法包括：在衬底上设置鳍片和氧化层，鳍片内掺杂有第一杂质离子且形成依次靠近衬底设置的第一轻掺杂区、重掺杂阱区和第二轻掺杂区；在鳍片上设置栅极结构和侧墙；以栅极结构和侧墙为掩膜，刻蚀鳍片以在鳍片上形成凹陷部，凹陷部的顶面位于重掺杂阱区中；对凹陷部进行第二杂质离子注入形成离子注入区，第二杂质离子为第一杂质离子的反型离子；以及在离子注入区设置源极和漏极。上述制作方法不会影响原有的改善短沟道效应的作用，而且有效减小了重掺杂的存在导致的源极、漏极与衬底之间漏电流。

【技术实现步骤摘要】

本申请涉及半导体制造
，具体而言，涉及一种finFET器件及其制作方法。
技术介绍
现有的互补金属氧化物半导体(CMOS)晶体管是二维的，随着沟道尺寸的不断缩小，与短沟道效应有关的问题越来越难以克服。因此，芯片制造商正在开发具有更高功效的三维立体式的晶体管，例如鳍式场效应晶体管(FinFET)，其可以更好地适应器件尺寸按比例缩小的要求。现有的形成FinFET的方法通常包括以下工艺步骤：鳍(Fin)的形成→阱区注入→栅的形成→侧壁的形成→扩展区注入→侧壁的形成→源/漏区的选择性生长→源/漏区注入→自对准硅化物的形成→接触孔的形成以及其它前端工序。在上述工艺步骤中，鳍(Fin)的形成有两种方法。一种方法是：在硅基体上先形成一硅氧化物层以形成绝缘体上硅(SOI)结构，然后在绝缘体上硅结构的上面外延生长一硅层，蚀刻硅层以形成鳍；该方法的缺点是：制造成本很高，同时硅氧化物层的散热性较硅基体差，会导致沟道中的热量不能有效散失，造成温度升高，影响迁移率，对器件性能有负面影响。另一种方法是：在硅基体上直接蚀刻出鳍，然后在硅基体上沉积氧化物以隔离鳍。在形成鳍之后，采用图1所示的流程形成finFET器件，其中，在硅基体上形成鳍之后，对鳍进行阱区注入，在鳍上形成图2所示的第一轻掺杂区111’、重掺杂阱区和第二轻掺杂区131’，以控制短沟道效应的发生，改善栅极结构103’对沟道的控制能力，减小栅极电压夹断(pinch off)沟道的难度，避免亚阈值漏电(Subthreshold leakage)现象的发生；然后，在图2所示的鳍表面上设置栅极结构103’，该栅极结构包括图3所示的硬掩膜133’、栅极132’和栅氧化层131’；在图3所示的栅极结构103’的两侧形成图4所示的侧墙104’；以图4所示的栅极结构和侧墙为掩膜，刻蚀鳍片，形成具有图5所示剖面结构的器件；在图5所示裸露的鳍上外延生长，形成图6所示的源极区106’和漏极区107’；以栅极结构103’和侧墙104’为掩膜，对图6所示的源极区106’和漏极区107’进行离子注入，形成图7所示的源极108’和漏极109’。由图7可以看出，阱区注入所形成的重掺杂阱区的存在，导致源极、漏极与硅基体之间的漏电流增大，该漏电流是形成器件开路电流的主要成因。
技术实现思路
本申请旨在提供一种finFET器件及其制作方法，以解决现有技术中重掺杂阱区的存在导致源极、漏极与硅基体之间的漏电流增大的问题。为了实现上述目的，根据本申请的一个方面，提供了一种finFET器件的制作方法，该制作方法包括：在衬底上设置鳍片和氧化层，鳍片内掺杂有第一杂质离子且形成依次靠近衬底设置的第一轻掺杂区、重掺杂阱区和第二轻掺杂区；在鳍片上设置栅极结构和侧墙；以栅极结构和侧墙为掩膜，刻蚀鳍片以在鳍片上形成凹陷部，凹陷部的顶面位于重掺杂阱区中；对凹陷部进行第二杂质离子注入形成离子注入区，第二杂质离子为第一杂质离子的反型离子；以及在离子注入区设置源极和漏极。进一步地，第一轻掺杂区和第二轻掺杂区中第一杂质离子的浓度为n1，重掺杂阱区中第一杂质离子的浓度为n2，且n1＜n2，离子注入区中第二杂质离子的浓度为n3，且n3＜n2，其中，n2与n3的差值与n1的比值为0.9:1～1:1.1。进一步地，n1为1E13～1E14atoms/cm3，n2为1E15～1E17atoms/cm3，n3为5E14～1E16atoms/cm3。进一步地，第二杂质离子注入的步骤中，注入能量为40～80KeV，注入剂量为1E12～1E14atoms/cm2。进一步地，第一杂质离子为P型离子，第二杂质离子为N型离子；或者第一杂质离子为N型离子，第二杂质离子为P型离子，N型离子为P或As，P型离子为B。进一步地，设置源/漏极的过程包括：在离子注入区进行外延生长，形成源极区和漏极区；对源极区和漏极区进行离子注入形成源极和漏极。进一步地，外延生长为固相外延生长或激光外延生长。进一步地，栅极结构的设置过程包括：在裸露的鳍片和氧化层上设置氧化物；在氧化物上沉积多晶硅；在多晶硅上沉积介电材料，介电材料为氧化硅、氧化铪、氧化铝、氮化硅或氮氧化硅；依次刻蚀介电材料、多晶硅和氧化物，形成栅极结构，其中，介电材料刻蚀后形成栅极结构的栅介质层，多晶硅刻蚀后形成栅极结构的栅极，氧化物刻蚀后形成栅极结构的栅氧化层。进一步地，栅氧化层采用化学气相沉积法、物理气相沉积法或热氧化法设置而成。进一步地，侧墙的设置过程包括：在栅极结构、裸露的鳍片和氧化层上沉积侧墙材料，侧墙材料为氮化硅与氧化硅的复合材料、氮化硅或氧化硅；对侧墙材料进行刻蚀形成侧墙。本申请还提供了一种finFET器件，该finFET器件包括：衬底、设置在衬底上的鳍片和氧化层，鳍片内设置有依次靠近衬底且掺杂第一杂质离子的第一轻掺杂区、重掺杂阱区和第二轻掺杂区，鳍片具有中心突出部和外围凹陷部，外围凹陷部的远离衬底的表面位于重掺杂阱区中，finFET器件还包括位于中心突出部上的栅极结构和侧墙，以及位于外围凹陷部的源极和漏极，位于外围凹陷部的重掺杂阱区内掺杂有第二杂质离子，第二杂质离子为第一杂质离子的反型离子。应用本申请的技术方案，本申请通过刻蚀鳍片以在鳍片上形成凹陷部，并对凹陷部进行
第二杂质离子注入形成离子注入区，第二杂质离子为第一杂质离子的反型离子，从而减少了位于源极和漏极下方的重掺杂阱区中的第一杂质离子的有效浓度，而位于栅极结构下方的重掺杂阱区中第一杂质离子仍然保持高有效浓度掺杂，因此，不会影响原有的改善短沟道效应的作用，而且有效减小了重掺杂的存在导致的源极、漏极与衬底之间漏电流。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了现有技术中finFET器件的制作流程示意图；图2至图7示出了实施图1所示各流程后得到的器件剖面结构示意图，其中，图2示出了在硅基体上形成鳍和氧化层之后，进行阱区注入后的剖面结构示意图；图3示出了在图2所示的鳍表面上设置栅极结构后的剖面结构示意图，图3为沿图2的A-A线的剖面结构示意图；图4示出了在图3所示的栅极结构的两侧形成侧墙后的剖面结构示意图；图5示出了以图4所示的栅极结构和侧墙为掩膜，刻蚀鳍片后的剖面结构示意图；图6示出了在图5所示裸露的鳍上外延生长，形成源极区和漏极区后的剖面结构示意图；图7示出了以图6所示的栅极结构和侧墙为掩膜，对源极区和漏极区进行离子注入，形成源极和漏极后的剖面结构示意图；图8示出了本申请提供的finFET器件的制作流程示意图；图9至图15示出了实施图8所示各流程后得到的器件剖面结构示意图，其中，图9示出了衬底上设置鳍片和氧化层，且对鳍片进行阱区注入后的剖面结构示意图；图10示出了图9所示的鳍片上设置栅极结构后的剖面结构示意图，图11为图10的沿A-A线的剖面结构示意图；图11示出了栅极结构的侧面形成侧墙后的剖面结构示意图；图12示出了以图11所示的栅极结构和侧墙为掩膜，刻蚀鳍片以在鳍片上形成凹陷部后的剖面结构示意图；图13示出了对图12中的凹陷部进行第二杂质离子注入形成离子注入区后的剖面结构示意图；图14示出了图13所本文档来自技高网...

【技术保护点】
一种finFET器件的制作方法，其特征在于，所述制作方法包括：在衬底上设置鳍片和氧化层，所述鳍片内掺杂有第一杂质离子且形成依次靠近所述衬底设置的第一轻掺杂区、重掺杂阱区和第二轻掺杂区；在所述鳍片上设置栅极结构和侧墙；以所述栅极结构和侧墙为掩膜，刻蚀所述鳍片以在所述鳍片上形成凹陷部，所述凹陷部的顶面位于所述重掺杂阱区中；对所述凹陷部进行第二杂质离子注入形成离子注入区，所述第二杂质离子为所述第一杂质离子的反型离子；以及在所述离子注入区设置源极和漏极。

【技术特征摘要】
1.一种finFET器件的制作方法，其特征在于，所述制作方法包括：在衬底上设置鳍片和氧化层，所述鳍片内掺杂有第一杂质离子且形成依次靠近所述衬底设置的第一轻掺杂区、重掺杂阱区和第二轻掺杂区；在所述鳍片上设置栅极结构和侧墙；以所述栅极结构和侧墙为掩膜，刻蚀所述鳍片以在所述鳍片上形成凹陷部，所述凹陷部的顶面位于所述重掺杂阱区中；对所述凹陷部进行第二杂质离子注入形成离子注入区，所述第二杂质离子为所述第一杂质离子的反型离子；以及在所述离子注入区设置源极和漏极。2.根据权利要求1所述的制作方法，其特征在于，所述第一轻掺杂区和第二轻掺杂区中第一杂质离子的浓度为n1，所述重掺杂阱区中所述第一杂质离子的浓度为n2，且n1＜n2，所述离子注入区中第二杂质离子的浓度为n3，且n3＜n2，其中，n2与n3的差值与n1的比值为0.9:1～1:1.1。3.根据权利要求2所述的制作方法，其特征在于，所述n1为1E13～1E14atoms/cm3，所述n2为1E15～1E17atoms/cm3，所述n3为5E14～1E16atoms/cm3。4.根据权利要求1所述的制作方法，其特征在于，所述第二杂质离子注入的步骤中，注入能量为40～80KeV，注入剂量为1E12～1E14atoms/cm2。5.根据权利要求1至4中任一项所述的制作方法，其特征在于，所述第一杂质离子为P型离子，所述第二杂质离子为N型离子；或者第一杂质离子为N型离子，第二杂质离子为P型离子，所述N型离子为P或As，所述P型离子为B。6.根据权利要求1所述的制作方法，其特征在于，所述设置源/漏极的过程包括：在所述离子注入区进行外延生长，形...

【专利技术属性】
技术研发人员：宋化龙，蒲月皎，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31