移位寄存单元、移位寄存器及显示面板制造技术

本申请公开了移位寄存单元、移位寄存器及显示面板。移位寄存单元包括锁存器，锁存器包括第一时钟信号输入端、第二时钟信号输入端、输入信号端、第一晶体管、第二晶体管、第一反相器和第二反相器；第一晶体管的栅极与第一时钟信号输入端连接，第一晶体管的第一极与输入信号端连接，第一晶体管的第二极与第一反相器的输入端连接；第二晶体管的栅极与第二时钟信号输入端连接，第二晶体管的第一极与第一晶体管的第二极连接，第二晶体管的第二极与第二反相器的输出端连接；第一反相器的输出端与第二反相器的输入端连接，第二反相器的输出端与锁存器的输出端连接；第一晶体管和第二晶体管的沟道类型相同。该实施方式有利于缩小显示面板边框的尺寸。

【技术实现步骤摘要】

本申请涉及显示
，具体涉及移位寄存单元、移位寄存器及显示面板。
技术介绍
在显示面板的一种常规设计中，显示面板的中心区域内上可以设置有像素阵列、多条栅线、与多条栅线绝缘相交的数据线。显示面板的边框范围内还可以设置有用于驱动栅线进行扫描的栅极驱动电路。栅极驱动电路通常包括多个级联的移位寄存单元。目前液晶显示器的边框的发展趋势为越来越窄，而边框的宽度由移位寄存单元中电路元件的数量和尺寸决定。图1所示为现有的一种移位寄存单元的电路结构示意图，在图1中，移位寄存单元100包括两个时钟信号输入端CK11和CK12、高电平信号输入端Vgh1、低电平信号输入端Vgl1、移位信号输入端Stv11、移位信号输出端Next1、重置信号端Reset1、栅极驱动信号输出端Gout1、锁存器111、与非门112以及缓冲电路113。其中锁存器11包括12个TFT(薄膜晶体管，Thin Film Transistor)，用于在时钟信号输入端CK11、高电平信号输入端Vgh1、低电平信号输入端Vgl1输入的信号的控制下将移位信号输入端Stv11移位后输出至移位信号输出端Next1，与非门112和缓冲电路113用于对移位信号输出端Next1输出的信号进行转换后向栅极驱动信号输出端Gout1输出栅极驱动信号。由于移位寄存单元TFT数量较多，故而难以进一步缩小显示器边框的尺寸。
技术实现思路
为了解决上述技术问题，本申请提供了移位寄存单元、移位寄存器及显示面板。第一方面，本申请提供了一种移位寄存单元，所述移位寄存单元包括锁存器，所述锁存器包括第一时钟信号输入端、第二时钟信号输入端、输入信号端、第一晶体管、第二晶体管、第一反相器和第二反相器；所述第一晶体管的栅极与所述第一时钟信号输入端连接，所述第一晶体管的第一极与所述输入信号端连接，所述第一晶体管的第二极与所述第一反相器的输入端连接；所述第二晶体管的栅极与所述第二时钟信号输入端连接，所述第二晶体管的第一极与所述第一晶体管的第二极连接，所述第二晶体管的第二极与所述第二反相器的输出端连接；所述第一反相器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述锁存器的输出端连接；所述第一晶体管和所述第二晶体管的沟道类型相同。第二方面，本申请提供了一种移位寄存器，移位寄存器包括N个级联的上述移位寄存单元，其中N为正整数。第三方面，本申请提供了一种显示面板，包括多条扫描线以及上述移位寄存器，其中，所述移位寄存器中每一级移位寄存单元的输出端分别与一条所述扫描线连接。本申请提供的移位寄存单元、移位寄存器和显示面板，通过较少数量的晶体管实现栅极信号的移位输出，简化了移位寄存单元的电路结构，减少了移位寄存器的功耗，有利于窄边框的设计。附图说明通过阅读参照以下附图所作的对非限制性实施例详细描述，本申请的其它特征、目的和优点将会变得更明显：图1是现有的一种移位寄存单元的电路结构示意图；图2是本申请提供的移位寄存单元中锁存器的一个实施例的电路结构示意图；图3是本申请提供的移位寄存单元中锁存器的另一个实施例的电路结构示意图；图4是包含图2所示锁存器的移位寄存单元的一个实施例的电路结构示意图；图5是包含图2所示锁存器的移位寄存单元的另一个实施例的电路结构示意图；图6是包含图3所示锁存器的移位寄存单元的一个实施例的电路结构示意图；图7是包含图3所示锁存器的移位寄存单元的另一个实施例的电路结构示意图；图8是本申请实施例提供的移位寄存单元的一个工作时序示意图；图9是本申请提供的移位寄存器的一个实施例的结构示意图；图10是本申请提供的移位寄存器的另一个实施例的结构示意图。具体实施方式下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关专利技术相关的部分。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。请参考图2，其示出了本申请提供的移位寄存单元中锁存器的一个实施例的电路结构示意图。如图2所示，锁存器200包括第一时钟信号输入端CK1、第二时钟信号输入端CK2、输入信号端IN、第一晶体管M1、第二晶体管M2、第一反相器R1和第二反相器R2。在锁存器200中，第一晶体管M1的栅极与第一时钟信号输入端CK1连接，第一晶体管M1的第一极与输入信号端IN连接，第一晶体管M1的第二极与第一反相器R1的输入端连接；第二晶体管M2的栅极与第二时钟信号输入端CK2连接，第二晶体管M2的第一极与第一晶体管M1的第二极连接，第二晶体管M2的第二极与第二反相器R2的输出端连接；第一反相器R1的输出端与第二反相器R2的输入端连接，第二反相器R2的输出端与锁存器200的输出端Next连接。其中，第一晶体管M1和第二晶体管M2的沟道类型相同。图2以第一晶体管M1和第二晶体管M2均为N型晶体管示例性地进行说明，在实际应用中，第一晶体管M1和第二晶体管M2也可以均为P型晶体管，本申请对此不作限定。在本实施例中，第一晶体管M1响应于第一时钟信号输入端CK1输入的信号而导通或截止，第一晶体管M1导通时将输入信号端IN输入的信号传递至第一反相器R1的输入端和第二晶体管M2的第一极。第二晶体管M2响应于第二时钟信号输入端CK2输入的信号而导通或截止，第二晶体管M2导通时将第二晶体管M2第一极的信号传递至锁存器200的输出端Next。第一反相器R1用于将第一晶体管M1第二极输出的信号反相后输出至第二反相器R2的输入端，第二反相器R2用于将第一反相器R1输出的信号反相后输出至锁存器200的输出端Next，从而实现输入信号端IN输入的信号的锁存。可选地，第一时钟信号输入端CK1用于输入第一信号，第二时钟信号输入端CK2用于输入第二信号，输入信号端IN用于输入单脉冲信号。其中，第一信号和第二信号为周期相同的时钟信号，第一信号和第二信号的占空比相等。进一步地，第一反相器R1可以包括第四晶体管M24和第五晶体管M25。其中，第四晶体管M24的栅极与第五晶体管M25的栅极相互连接，形成第一反相器R1的输入端，第四晶体管M24和第五晶体管M25的第二极相互连接，形成第一反相器R1的输出端；第四晶体管M24和第五晶体管M25分别为N型晶体管和P型晶体管中的一种，且二者沟道类型不同。第四晶体管M24和第五晶体管M25中的P型晶体管的第一极与第一电压信号输入端Vgh连接，第四晶体管M24和第五晶体管M25中的N型晶体管的第一极与第二电压信号输入端Vgl连接。图2中以第四晶体管M24为P型晶体管、第五晶体管M25为N型晶体管作为示例，其中第四晶体管M24的第一极与第一电压信号输入端Vgh连接，第五晶体管M25的第一极与第二电压信号输入端Vgl连接。第二反相器R2和第一反相器R1的电路结构类似，包括两个沟道类型不同的晶体管。从图2可以看出，与现有的移位寄存单元100的结构相比，本实施例简化了的移位寄存单元的锁存器200的电路结构，减少了锁存器200中的晶体管数量，从而可以缩小移位寄存单元所占用的边框面积，有利于窄边框的设计；同时，由于减少了移位寄存单元中晶体管的数量，能本文档来自技高网...

【技术保护点】
一种移位寄存单元，其特征在于，所述移位寄存单元包括锁存器，所述锁存器包括第一时钟信号输入端、第二时钟信号输入端、输入信号端、第一晶体管、第二晶体管、第一反相器和第二反相器；所述第一晶体管的栅极与所述第一时钟信号输入端连接，所述第一晶体管的第一极与所述输入信号端连接，所述第一晶体管的第二极与所述第一反相器的输入端连接；所述第二晶体管的栅极与所述第二时钟信号输入端连接，所述第二晶体管的第一极与所述第一晶体管的第二极连接，所述第二晶体管的第二极与所述第二反相器的输出端连接；所述第一反相器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述锁存器的输出端连接；所述第一晶体管和所述第二晶体管的沟道类型相同。

【技术特征摘要】
1.一种移位寄存单元，其特征在于，所述移位寄存单元包括锁存器，所述锁存器包括第一时钟信号输入端、第二时钟信号输入端、输入信号端、第一晶体管、第二晶体管、第一反相器和第二反相器；所述第一晶体管的栅极与所述第一时钟信号输入端连接，所述第一晶体管的第一极与所述输入信号端连接，所述第一晶体管的第二极与所述第一反相器的输入端连接；所述第二晶体管的栅极与所述第二时钟信号输入端连接，所述第二晶体管的第一极与所述第一晶体管的第二极连接，所述第二晶体管的第二极与所述第二反相器的输出端连接；所述第一反相器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述锁存器的输出端连接；所述第一晶体管和所述第二晶体管的沟道类型相同。2.根据权利要求1所述的移位寄存单元，其特征在于，所述锁存器还包括第三反相器；所述第三反相器的输入端与所述第一时钟信号输入端连接，所述第三反相器的输出端与所述第二时钟信号输入端连接。3.根据权利要求1或2所述的移位寄存单元，其特征在于，所述移位寄存单元还包括与非门和缓冲电路；所述与非门的输入端与所述锁存器的输出端连接，所述与非门的输出端与所述缓冲电路的输入端连接。4.根据权利要求3所述的移位寄存单元，其特征在于，所述缓冲电路包括第四反相器、第五反相器和第六反相器；所述第四反相器的输入端与所述缓冲电路的输入端连接，所述第四反相器的输出端与所述第五反相器的输入端连接；所述第五反相器的输出端与所述第六反相器的输入端连接；所述第六反相器的输出端与所述移位寄存单元的输出端连接。5.根据权利要求3所述的移位寄存单元，其特征在于，所述缓冲电路包括第七反相器；所述第七反相器的输入端与所述缓冲电路的输入端连接，所述第七反相器的输出端与所述移位寄存单元的输出端连接。6.根据权利要求3所述的移位寄存单元，其特征在于，所述与非门包括第一输入端和第二输入端；若所述锁存器不包括所述第三反相器，所述与非门的第一输入端和第二输入端分别与所述锁存器的输出端和所述第二时钟信号输入端连接；若所述锁存器包括所述第三反相器，所述移位寄存单元还包括第三时钟信号输入端，所述与非门的第一输入端和第二输入...

【专利技术属性】
技术研发人员：蓝学新，胡胜华，朱绎桦，
申请(专利权)人：厦门天马微电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：福建;35