GOA电路制造技术

本发明专利技术提供一种GOA电路，所述GOA电路通过对电路结构进行设计，将传统的GOA电路中相邻的四级GOA单元构成一个GOA电路共享单元，在GOA电路共享单元中，第一级GOA单元和第二级GOA单元共用一个控制节点，而第三级GOA单元和第四级GOA单元共用另一控制节点，并使相邻的四级GOA单元共享下拉维持模块，保留一级完整的下拉维持模块，简化另外三级的下拉维持模块，可以减少GOA电路中薄膜晶体管的数量，并减少布线设计，有利于减小GOA电路设计空间，以实现窄边框设计，同时由于简化了GOA电路，可以降低GOA电路的功耗。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种GOA电路。
技术介绍
液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。GOA(Gate Driver on Array)技术即阵列基板行驱动技术，是利用薄膜晶体管(Thin Film Transistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。GOA电路具有两项基本功能：第一是输出栅极扫描驱动信号，驱动面板内的栅极线，打开显示区内的TFT，以对像素进行充电；第二是移位寄存功能，当一个栅极扫描驱动信号输出完成后，通过时钟控制进行下一个栅极扫描驱动信号的输出，并依次传递下去。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框的显示产品。现有的GOA电路中，均包括级联的多级GOA单元，每一级GOA单元均包括上拉控制模块、上拉/级传模块、自举电容模块、下拉维持模块、及下拉模块。目前，大尺寸液晶显示面板已成为行业内发展的主要趋势，随着面板尺寸和栅极驱动行数的增加，GOA的负载也相应的增大，因而GOA中各TFT的尺寸和面板边框会增加，不利于实现液晶显示面板的窄边框，同时负载增大也会使GOA模块功耗增加。
技术实现思路
本专利技术的目的在于提供一种GOA电路，可以减小GOA电路中TFT的数量，实现窄边框设计，同时降低GOA电路的功耗。为实现上述目的，本专利技术提供一种GOA电路，包括：级联的多级GOA电路共享单元，每一级GOA电路共享单元均包括：第一和第二上拉控制模块、第一、第二、第三、及第四输出模块、第一和第二下拉模块、以及下拉维持模块；所述第一上拉控制模块、第一输出模块、第二输出模块、以及第一下拉模块均电性连接于第一节点；所述第二上拉控制模块、第三输出模块、第四输出模块、以及第二下拉模块均电性连接于第六节点；所述下拉维持模块同时电性连接第一节点和第六节点；设M和N均为正整数，除第一级GOA电路共享单元外，在第N级GOA电路共享单元中：所述第一、第二、第三、及第四输出模块分别接入第M、第M+1、第M+2、及第M+3条时钟信号，并分别利用第M、第M+1、第M+2、及第M+3条时钟信号依次输出第4N-3、第4N-2、第4N-1、以及第4N条扫描信号；所述第一上拉控制模块接入上一级第N-1级GOA电路共享单元输出的第4N-5条扫描信号，并利用第4N-5条扫描信号为第一节点充电，以控制第一和第二输出模块打开进行扫描信号输出；所述第二上拉控制模块接入第N级GOA电路共享单元输出的第4N-3条扫描信号，并利用第4N-3条扫描信号为第六节点充电，以控制第三和第四输出模块打开进行扫描信号输出；所述第一下拉模块至少接入下一级第N+1级GOA电路共享单元输出的第4N+2条扫描信号和第一恒压负电位，并在第4N+2条扫描信号的控制下拉低第一节点的电位，以关闭第一和第二输出模块；所述第二下拉模块至少接入下一级第N+1级GOA电路共享单元输出的第4N+4条扫描信号和第一恒压负电位，并在第4N+4条扫描信号的控制下拉低第六节点的电位，以关闭第三和第四输出模块；所述下拉维持模块至少接入第一低频驱动信号、第二低频驱动信号、以及第一恒压负电位，并在第一低频驱动信号、第二低频驱动信号、以及第一节点的控制下拉低第4N-3和第4N-2条扫描信号的电位，在第一低频驱动信号第二低频驱动信号以及第六节点的控制下拉低第4N-1和第4N条扫描信号的电位，维持所述第一、第二、第三、及第四输出模块处于关闭状态；所述第一低频驱动信号与所述第二低频驱动信号的电位相反。除第一级GOA电路共享单元外，在第N级GOA电路共享单元中：所述第一上拉控制模块包括：第十一薄膜晶体管，所述第十一薄膜晶体管的栅极和源极均接入上一级第N-1级GOA电路共享单元输出的第4N-5条扫描信号，漏极电性连接第一节点；所述第二上拉控制模块包括：第十二薄膜晶体管，所述第十二薄膜晶体管的栅极和源极均接入第N级GOA电路共享单元输出的第4N-3条扫描信号，漏极电性连接第六节点。所述第一输出模块包括：第二十一薄膜晶体管，所述第二十一薄膜晶体管的栅极电性连接第一节点，源极接入第M条时钟信号，漏极电性连接于第N级GOA电路共享单元输出的第4N-3条扫描信号；以及第一电容，所述第一电容的一端电性连接第一节点，另一端电性连接第N级GOA电路共享单元输出的第4N-3条扫描信号；所述第二输出模块包括：第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极电性连接第一节点，源极接入第M+1条时钟信号，漏极电性连接第N级GOA电路共享单元输出的第4N-2条扫描信号；以及第二电容，所述第二电容的一端电性连接第一节点，另一端电性连接第N级GOA电路共享单元输出的第4N-2条扫描信号；所述第三输出模块包括：第二十三薄膜晶体管，所述第二十三薄膜晶体管的栅极电性连接第六节点,源极接入第M+2条时钟信号，漏极电性连接第N级GOA电路共享单元输出的第4N-1条扫描信号；以及第三电容，所述第三电容的一端电性连接第六节点，另一端电性连接第N级GOA电路共享单元输出的第4N-1条扫描信号；所述第四输出模块包括：第二十四薄膜晶体管，所述第二十四薄膜晶体管的栅极电性连接第六节点，源极接入第M+3条时钟信号，漏极电性连接第N级GOA电路共享单元输出的第4N条扫描信号；以及第四电容，所述第四电容的一端电性连接第六节点，另一端电性连接第N级GOA电路共享单元输出的第4N条扫描信号。所述第一下拉模块包括：第四十一薄膜晶体管，所述第四十一薄膜晶体管的栅极电性连接下一级第N+1级GOA电路共享单元输出的第4N+2条扫描信号，源极电性连接第一节点，漏极电性连接第一恒压负电位；所述第二下拉模块包括：第八十一薄膜晶体管；所述第八十一薄膜晶体管的栅极电性连接下一级第N+1级GOA电路共享单元输出的第4N+4条扫描信号，源极电性连接第六节点，漏极电性连接第一恒压负电位。所述第一下拉模块还包括：第三十一薄膜晶体管、及第三十二薄膜晶体管；所述第三十一薄膜晶体管的栅极电性连接第N级GOA电路共享单元输出的第4N-1条扫描信号，源极电性连接第N级GOA电路共享单元输出的第4N-3条扫描信号，漏极电性连接第一恒压负电位；所述第三十二薄膜晶体管的栅极电性连接第N级GOA电路共享单元输出的第4N条扫描信号，源极电性连接第N级GOA电路共享单元输出的第4N-2条扫描信号，漏极电性连接第一恒压负电位；所述第二下拉模块还包括：第七十一薄膜晶体管、及第七十二薄膜晶体管；所述第七十一薄膜晶体管的栅极电性连接下一级第N+1及GOA电路共享单元输出的第4N+1条扫描信号，源极电性连接第N级GOA电路共享单元输出的第4N-1条扫描信号，漏极电性连接第一恒压负电位；所述第七十二薄膜晶体管的栅极电性本文档来自技高网...

【技术保护点】
一种GOA电路，其特征在于，包括：级联的多级GOA电路共享单元，每一级GOA电路共享单元均包括：第一和第二上拉控制模块(101、102)、第一、第二、第三、及第四输出模块(201、202、203、204)、第一和第二下拉模块(301、302)、以及下拉维持模块(400)；所述第一上拉控制模块(101)、第一输出模块(201)、第二输出模块(202)、以及第一下拉模块(301)均电性连接于第一节点(Q(N))；所述第二上拉控制模块(102)、第三输出模块(203)、第四输出模块(204)、以及第二下拉模块(302)均电性连接于第六节点(Q’(N))；所述下拉维持模块(400)同时电性连接第一节点(Q(N))和第六节点(Q’(N))；设M和N均为正整数，除第一级GOA电路共享单元外，在第N级GOA电路共享单元中：所述第一、第二、第三、及第四输出模块(201、202、203、204)分别接入第M、第M+1、第M+2、及第M+3条时钟信号(CK(M)、CK(M+1)、CK(M+2)、CK(M+3))，并分别利用第M、第M+1、第M+2、及第M+3条时钟信号(CK(M)、CK(M+1)、CK(M+2)、CK(M+3))依次输出第4N‑3、第4N‑2、第4N‑1、以及第4N条扫描信号(G(4N‑3)、G(4N‑2)、G(4N‑1)、G(4N))；所述第一上拉控制模块(101)接入上一级第N‑1级GOA电路共享单元输出的第4N‑5条扫描信号(G(4N‑5))，并利用第4N‑5条扫描信号(G(4N‑5))为第一节点(Q(N))充电，以控制第一和第二输出模块(201、202)打开进行扫描信号输出；所述第二上拉控制模块(102)接入第N级GOA电路共享单元输出的第4N‑3条扫描信号(G(4N‑3))，并利用第4N‑3条扫描信号(G(4N‑3))为第六节点(Q’(N))充电，以控制第三和第四输出模块(203、204)打开进行扫描信号输出；所述第一下拉模块(301)至少接入下一级第N+1级GOA电路共享单元输出的第4N+2条扫描信号(G(4N+2))和第一恒压负电位(VSS1)，并在第4N+2条扫描信号(G(4N+2))的控制下拉低第一节点(Q(N))的电位，以关闭第一和第二输出模块(201、202)；所述第二下拉模块(302)至少接入下一级第N+1级GOA电路共享单元输出的第4N+4条扫描信号(G(4N+4))和第一恒压负电位(VSS1)，并在第4N+4条扫描信号(G(4N+4))的控制下拉低第六节点(Q’(N))的电位，以关闭第三和第四输出模块(203、204)；所述下拉维持模块(400)至少接入第一低频驱动信号(LC1)、第二低频驱动信号(LC2)、以及第一恒压负电位(VSS1)，并在第一低频驱动信号(LC1)、第二低频驱动信号(LC2)、以及第一节点(Q(N))的控制下拉低第4N‑3和第4N‑2条扫描信号(G(4N‑3)、G(4N‑2))的电位，在第一低频驱动信号(LC1)、第二低频驱动信号(LC2)、以及第六节点(Q’(N))的控制下拉低第4N‑1和第4N条扫描信号(G(4N‑1)、G(4N))的电位，维持所述第一、第二、第三、及第四输出模块(201、202、203、204)处于关闭状态；所述第一低频驱动信号(LC1)与所述第二低频驱动信号(LC2)的电位相反。...

【技术特征摘要】
1.一种GOA电路，其特征在于，包括：级联的多级GOA电路共享单元，每一级GOA电路共享单元均包括：第一和第二上拉控制模块(101、102)、第一、第二、第三、及第四输出模块(201、202、203、204)、第一和第二下拉模块(301、302)、以及下拉维持模块(400)；所述第一上拉控制模块(101)、第一输出模块(201)、第二输出模块(202)、以及第一下拉模块(301)均电性连接于第一节点(Q(N))；所述第二上拉控制模块(102)、第三输出模块(203)、第四输出模块(204)、以及第二下拉模块(302)均电性连接于第六节点(Q’(N))；所述下拉维持模块(400)同时电性连接第一节点(Q(N))和第六节点(Q’(N))；设M和N均为正整数，除第一级GOA电路共享单元外，在第N级GOA电路共享单元中：所述第一、第二、第三、及第四输出模块(201、202、203、204)分别接入第M、第M+1、第M+2、及第M+3条时钟信号(CK(M)、CK(M+1)、CK(M+2)、CK(M+3))，并分别利用第M、第M+1、第M+2、及第M+3条时钟信号(CK(M)、CK(M+1)、CK(M+2)、CK(M+3))依次输出第4N-3、第4N-2、第4N-1、以及第4N条扫描信号(G(4N-3)、G(4N-2)、G(4N-1)、G(4N))；所述第一上拉控制模块(101)接入上一级第N-1级GOA电路共享单元输出的第4N-5条扫描信号(G(4N-5))，并利用第4N-5条扫描信号(G(4N-5))为第一节点(Q(N))充电，以控制第一和第二输出模块(201、202)打开进行扫描信号输出；所述第二上拉控制模块(102)接入第N级GOA电路共享单元输出的第4N-3条扫描信号(G(4N-3))，并利用第4N-3条扫描信号(G(4N-3))为第六节点(Q’(N))充电，以控制第三和第四输出模块(203、204)打开进行扫描信号输出；所述第一下拉模块(301)至少接入下一级第N+1级GOA电路共享单元输出的第4N+2条扫描信号(G(4N+2))和第一恒压负电位(VSS1)，并在第4N+2条扫描信号(G(4N+2))的控制下拉低第一节点(Q(N))的电位，以关闭第一和第二输出模块(201、202)；所述第二下拉模块(302)至少接入下一级第N+1级GOA电路共享单元输出的第4N+4条扫描信号(G(4N+4))和第一恒压负电位(VSS1)，并在第4N+4条扫描信号(G(4N+4))的控制下拉低第六节点(Q’(N))的电位，以关闭第三和第四输出模块(203、204)；所述下拉维持模块(400)至少接入第一低频驱动信号(LC1)、第二低频驱动信号(LC2)、以及第一恒压负电位(VSS1)，并在第一低频驱动信号(LC1)、第二低频驱动信号(LC2)、以及第一节点(Q(N))的控制下拉低第4N-3和第4N-2条扫描信号(G(4N-3)、G(4N-2))的电位，在第一低频驱动信号(LC1)、第二低频驱动信号(LC2)、以及第六节点(Q’(N))的控制下拉低第4N-1和第4N条扫描信号(G(4N-1)、G(4N))的电位，维持所述第一、第二、第三、及第四输出模块(201、202、203、204)处于关闭状态；所述第一低频驱动信号(LC1)与所述第二低频驱动信号(LC2)的电位相反。2.如权利要求1所述的GOA电路，其特征在于，除第一级GOA电路共享单元外，在第N级GOA电路共享单元中：所述第一上拉控制模块(101)包括：第十一薄膜晶体管(T11)，所述第十一薄膜晶体管(T11)的栅极和源极均接入上一级第N-1级GOA电路共享单元输出的第4N-5条扫描信号(G(4N-5))，漏极电性连接第一节点(Q(N))；所述第二上拉控制模块(102)包括：第十二薄膜晶体管(T12)，所述第十二薄膜晶体管(T12)的栅极和源极均接入第N级GOA电路共享单元输出的第4N-3条扫描信号(G(4N-3))，漏极电性连接第六节点(Q’(N))。3.如权利要求1所述的GOA电路，其特征在于，所述第一输出模块(201)包括：第二十一薄膜晶体管(T21)，所述第二十一薄膜晶体管(T21)的栅极电性连接第一节点(Q(N))，源极接入第M条时钟信号(CK(M))，漏极电性连接于第N级GOA电路共享单元输出的第4N-3条扫描信号(G(4N-3))；以及第一电容(C10)，所述第一电容(C10)的一端电性连接第一节点(Q(N))，另一端电性连接第N级GOA电路共享单元输出的第4N-3条扫描信号(G(4N-3))；所述第二输出模块(202)包括：第二十二薄膜晶体管(T22)，所述第二十二薄膜晶体管(T22)的栅极电性连接第一节点(Q(N))，源极接入第M+1条时钟信号(CK(M+1))，漏极电性连接第N级GOA电路共享单元输出的第4N-2条扫描信号(G(4N-2))；以及第二电容(C20)，所述第二电容(C20)的一端电性连接第一节点(Q(N))，另一端电性连接第N级GOA电路共享单元输出的第4N-2条扫描信号(G(4N-2))；所述第三输出模块(203)包括：第二十三薄膜晶体管(T23)，所述第二十三薄膜晶体管(T23)的栅极电性连接第六节点(Q’(N)),源极接入第M+2条时钟信号(CK(M+2))，漏极电性连接第N级GOA电路共享单元输出的第4N-1条扫描信号(G(4N-1))；以及第三电容(C30)，所述第三电容(C30)的一端电性连接第六节点(Q’(N))，另一端电性连接第N级GOA电路共享单元输出的第4N-1条扫描信号(G(4N-1))；所述第四输出模块(204)包括：第二十四薄膜晶体管(T24)，所述第二十四薄膜晶体管(T24)的栅极电性连接第六节点(Q’(N))，源极接入第M+3条时钟信号(CK(M+3))，漏极电性连接第N级GOA电路共享单元输出的第4N条扫描信号(G(4N))；以及第四电容(C40)，所述第四电容(C40)的一端电性连接第六节点(Q’(N))，另一端电性连接第N级GOA电路共享单元输出的第4N条扫描信号(G(4N))。4.如权利要求1所述的GOA电路，其特征在于，所述第一下拉模块(301)包括：第四十一薄膜晶体管(T41)，所述第四十一薄膜晶体管(T41)的栅极电性连接下一级第N+1级GOA电路共享单元输出的第4N+2条扫描信号(G(4N+2))，源极电性连接第一节点(Q(N))，漏极电性连接第一恒压负电位(VSS1)；所述第二下拉模块(302)包括：第八十一薄膜晶体管(T81)；所述第八十一薄膜晶体管(T81)的栅极电性连接下一级第N+1级GOA电路共享单元输出的第4N+4条扫描信号(G(4N+4))，源极电性连接第六节点(Q’(N))，漏极电性连接第一恒压负电位(VSS1)。5.如权利要求4所述的GOA电路，其特征在于，所述第一下拉模块(301)还包括：第三十一薄膜晶体管(T31)、及第三十二薄膜晶体管(T32)；所述第三十一薄膜晶体管(T31)的栅极电性连接第N级GOA电路共享单元输出的第4N-1条扫描信号(G(4N-1))，源极电性连接第N级GOA电路共享单元输出的第4N-3条扫描信号(G(4N-3))，漏极电性连接第一恒压负电位(VSS1)；所述第三十二薄膜晶体管(T32)的栅极电性连接第N级GOA电路共享单元输出的第4N条扫描信号(G(4N))，源极电性连接第N级GOA电路共享单元输出的第4N-2条扫描信号(G(4N-2))，漏极电性连接第一恒压负电位(VSS1)；所述第二下拉模块(302)还包括：第七十一薄膜晶体管(T71)、及第七十二薄膜晶体管(T72)；所述第七十一薄膜晶体管(T71)的栅极电性连接下一级第N+1及GOA电路共享单元输出的第4N+1条扫描信号(G(4N+1))，源极电性连接第N级GOA电路共享单元输出的第4N-1条扫描信号(G(4N-1))，漏极电性连接第一恒压负电位(VSS1)；所述第七十二薄膜晶体管(T72)的栅极电性连接下一级第N+1及GOA电路共享单元输出的第4N+2条扫描信号(G(4N+2))，源极电性连接第N级GOA电路共享单元输出的第4N条扫描信号(G(4N))，漏极电性连接第一恒压负电位(VSS1)。6.如权利要求1所述的GOA电路，其特征在于，所述下拉维持模块(400)包括：第三十三薄膜晶体管(T33)、第三十四薄膜晶体管(T34)、第三十五薄膜晶体管(T35)、第三十六薄膜晶体管(T36)、第四十二薄膜晶体管(T42)、第四十三薄膜晶体管(T43)、第五十一薄膜晶体管(T51)、第五十二薄膜晶体管(T52)、第五十三薄膜晶体管(T53)、第五十四薄膜晶体管(T54)、第五十五薄膜晶体管(T55)、第六十一薄膜晶体管(T61)、第六十二薄膜晶体管(T62)、第六十三薄膜晶体管(T63)、第六十四薄膜晶体管(T64)、第七十三薄膜晶体管(T73)、第七十四薄膜晶体管(T74)、第七十五薄膜晶体管(T75)、第七十六薄膜晶体管(T76)、第八十二薄膜晶体管(T82)、第八十三薄膜晶体管(T83)、第九十一薄膜晶体管(T91)、第九十二薄膜晶体管(T92)、及第九十三薄膜晶体管(T93)；所述第三十三薄膜晶体管(T33)的栅极电性连接第二节点(P(N))，源极电性连接第N级GOA电路共享单元输出的第4N-3条扫描信号(G(4N-3))，漏极电性连接第一恒压负电位(VSS1)；第三十四薄膜晶体管(T34)的栅极电性连接第二节点(P(N))，源极电性连接第N级GOA电路共享单元输出的第4N-2条扫描信号(G(4N-2))，漏极电性连接第一恒压负电位(VSS1)；第三十五薄膜晶体管(T35)的栅极电性连接第三节点(K(N))，源极电性连接第N级GOA电路共享单元输出的第4N-3条扫描信号(G(4N-3))，漏极电性连接于第一恒压负电位(VSS1)；第三十六薄膜晶体管(T36)的栅极电性连接第三节点(K(N))，源极电性连接第N级GOA电路共享单元输出的第4N-2条扫描信号(G(4N-2))，漏极电性连接第一恒压负电位(VSS1)；第四十二薄膜晶体管(T42)的栅极电性连接第二节点(P(N))，源极电性连接第一节点(Q(N))，漏极电性连接第一恒压负电位(VSS1)；第四十三薄膜晶体管(T43)的栅极电性连接第三节点(K(N))，源极电性连接第一节点(Q(N))，漏极电性连接第一恒压负电位(VSS1)；第五十一薄膜晶体管(T51)的栅极和源极接入第一低频驱动信号(LC1)，漏极电性连接第四节点(S(N))；第五十二薄膜晶体管(T52)的栅极电性连接第一节点(Q(N))，源极电性连接第四节点(S(N))，漏极电性连接第一恒压负电位(VSS1)；第五十三薄膜晶体管(T53)的栅极电性连接第四节点(S(N))，源极接入第一低频驱动信号(LC1)，漏极电性连接于第二节点(P(N))；第五十四薄膜晶体管(T54)的栅极接入第二低频驱动信号(LC2)，源极接入第一低频驱动信号(LC1)，漏极电性连接第二节点(P(N))；第五十五薄膜晶体管(T55)的栅极电性连接第一节点(Q(N))，源极电性连接第二节点(P(N))，漏极电性连接第三节点(K(N))；第六十一薄膜晶体管(T61)的栅极及源极接入第二低频驱动信号(LC2)，漏极电性连接第五节点(T(N))；第六...

【专利技术属性】
技术研发人员：刘徐君，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44