具有面阵单元连接体的可堆叠模塑微电子封装制造技术

本发明专利技术公开了一种微电子封装，具有基板和例如芯片这样的微电子元件，端子可具有与芯片的元件触点及基板的触点电连接的导电元件。导电元件可彼此绝缘以同时承载不同电位。密封剂可覆盖基板的第一表面及微电子元件远离基板的面的至少一部分，且密封剂可具有在微电子元件上方的主表面。复数个封装触点可位于微电子元件远离基板的面上。封装触点，如导电块，基本为刚性的柱，可与基板的端子通过导电元件而电连接。封装触点可具有至少部分地在密封剂的主表面暴露的顶面。

【技术实现步骤摘要】
本申请为申请号201180043268.8的中国专利技术专利申请的分案申请，原申请的申请日为2011年07月18日，国际申请号为PCT/US2011/044342，专利技术名称为“具有面阵单元连接体的可堆叠模塑微电子封装”。本申请要求美国专利申请号为12/839,038，申请日为2010年7月19日的专利申请之申请日利益，其公开的内容通过援引加入本文。
本申请主题涉及微电子封装，尤其是可堆叠模塑微电子封装，如可在微电子元件上方及下方的表面上具有封装触点。
技术介绍
微电子元件，如半导体芯片，通常设置在封装内，封装提供对半导体芯片或其他微电子元件的物理方面及化学方面的保护。这种封装通常包括封装基板或芯片载体，封装基板或芯片载体可包括其上具有电连接端子的介电材料板。芯片安装在封装基板上且与封装基板的端子电连接。通常，芯片和部分基板被密封剂或外壳覆盖，使得只有承载端子的基板外表面仍保持暴露。这种封装可以方便地运输、贮存及处理。该封装可安装至电路板上，如采用标准安装技术的电路板，最通常地，标准安装技术为表面安装技术。为使这种封装更小，使得封装芯片占据电路板上较小的面积，在本领域内已投入相当大的努力。例如，被称为芯片级封装的封装，占据的电路板面积与芯片自身的面积相等，或仅稍大于芯片自身的面积。但是，即使应用芯片级封装，数个封装芯片所占据的总面积也会大于或等于单个芯片的总面积。某些多芯片封装可被称为“裸片堆叠封装”，其中复数个芯片以一个在另一个之上的方式安装在具有外部接口的共同封装内。这种共同封装可安装在电路板的一个区域内，该区域的面积可等于或仅稍大于包含单个芯片的单个封装安装通常所需的面积。裸片堆叠封装方式节省电路板上的空间。功能彼此相关的芯片或其他元件，可设置在一个共同的堆叠封装内。封装可包括这些元件之间的互连。因此，安装封装的电路板无需包括这些互连所需的导电体及其他元件。这反过来，允许应用更简单的电路板，且在某些情况下，允许使用具有较少金属连接层的电路板，从而显著地降低电路板的成本。此外，与在电路板上安装的单个封装之间相对应的互连相比，裸片堆叠封装内的互连通常可制作为具有更低的电阻抗及更短的信号传播延迟时间。这反过来，能增加堆叠封装内的微电子元件的工作速度，例如，在信号传输中允许在这些元件之间应用较高的时钟速度。迄今为止已推出的一种芯片封装方式，有时被称为“球堆叠”(\ball stack\)。球堆叠封装包括两个或更多个单独的单元。每个单元包括，与单独封装的封装基板类似的单元基板，及一个或多个安装至单元基板上且与单元基板的端子连接的微电子元件。各单独单元以一个在另一个之上方式堆叠，每个单独的单元基板上的端子与另一个单元基板上的端子通过导电元件如焊料球或引脚而连接。底部单元基板上的端子可构成封装的端子，或替代地，可在封装的底部安装附加基板，且附加基板可具有与各单元基板的端子连接的端子。例如，球堆叠封装在美国专利公开号为2003/0107118和2004/0031972的专利申请的某些优选实施例中已描述，其公开的内容通过援引加入本文。另一种类型的堆叠封装有时被称为折叠堆叠封装，两个或更多个芯片或其他微电子元件安装至单个基板上。这种单个基板通常具有沿基板延伸的导电体，以使安装在基板上各微电子元件相互连接。在同一基板上还具有导电端子，导电端子与安装在基板上的一个微电子元件连接或与各微电子元件都连接。基板折叠于其自身之上，使得一个部分上的微电子元件位于另一部分上的微电子元件的上方，并使得封装基板的端子暴露在折叠封装的底部，以把封装安装至电路板上。在折叠封装的某些变例中，在基板已折叠至其最终布局后，附接一个或多个微电子元件至基板。折叠堆叠的示例在以下专利文献的某些优选实施例中示出。专利号为6121676的美国专利；专利申请号为10/077388的美国专利申请；专利申请号为10/655952的美国专利申请；临时专利申请号为60/403939的美国临时专利申请；临时专利申请号为60/408664的美国临时专利申请；及临时专利申请号为60/408644的美国临时专利申请。折叠堆叠已经应用于各种用途，但已发现在封装芯片必须相互联系时的特别应用，例如，在移动电话内的包括基带信号处理芯片和射频功率放大器（“RFPA”）芯片的组件形成时，从而形成紧凑的、完备的组件。尽管在本领域中已进行了这些努力，但仍需要进一步地改善。
技术实现思路
根据本专利技术实施例的微电子封装可包括基板，基板具有第一表面、远离第一表面的第二表面、复数个基板触点、及复数个与基板触点电互连且在第二表面暴露的端子。封装包括具有第一面、远离第一面的第二面、及在第一面暴露的元件触点的微电子元件，第一面或第二面中的一个与基板的第一表面并置（juxtaposed）。复数个导电元件在第一表面上突出，且与元件触点及基板触点电连接。至少一些导电元件彼此电绝缘，且适于同时承载不同的电位。密封剂覆盖基板的第一表面、导电元件及微电子元件远离基板的面的至少一部分。密封剂可限定主表面。复数个封装触点可位于微电子元件远离基板的面上，且从基板上突出高于元件触点的高度。封装触点可与基板的端子，如通过导电元件而电互连。封装触点可包括导电结合(conductive bond)材料块或基本为刚性的导电柱中的至少一种。封装触点的顶面可至少部分地在密封剂的主表面暴露。在一个实施例中，密封剂的主表面可至少朝着基板的外围边缘延伸到微电子元件的外围边缘之外。在特定实施例中，封装触点可主要由导电结合材料组成。可选择地，封装触点包括基本为刚性的柱。在特定实施例中，至少一些导电柱的顶面的至少一部分在从密封剂主表面向下延伸的开口内暴露。密封剂可与该至少一些柱的边缘表面的至少一部分接触。该至少一些柱的边缘表面可至少部分地在密封剂的相应开口内暴露。在一个示例中，密封剂可与至少一些柱的顶面的至少一部分接触，从而该至少一些柱的顶面只部分地在开口内暴露。在特定的示例中，至少一些柱的边缘表面可全部被密封剂覆盖。在一个示例中，导电柱的顶面可与密封剂的主表面共面。在这种示例中，在一种情况下，至少一些柱的边缘表面可部分地或全部地被密封剂覆盖。在一个实施例中，基板可为第一基板，封装可进一步包括覆盖微电子元件的远离第一基板的面的第二基板。第二基板可使至少一些封装触点与微电子元件分离。第一基板和第二基板可通过导电元件电连接。导电元件可为第一导电元件，微电子封装可进一步包括至少一个与参考电位连接的第二导电元件，从而与至少一个第一导电元件形成受控阻抗传输线路。在一个示例中，无论封装包括一个或两个基板，至少一些导电元件可与微电子元件直接连接。在特定示例中，微电子元件的元件触点可面向第一基板。在另一示例中，微电子元件的元件触点可背向第一基板且与第一基板电互连。在之前的或者是之后的任一个示例中，微电子元件可为第一微电子元件，封装可进一步包括位于第一微电子元件与第二基板之间的第二微电子元件，第二微电子元件与第一基板和第二基板中的至少一个电互连。在一个示例中，为导电结构、导热结构或间隔体中至少一个的第二基本为刚性的结构，可从至少第一表面突出到至少第二基板。在一个示例中，第二基板可包括介电元件。封装触点可包括复数个从第二基板表面向外突出的基本文档来自技高网...

【技术保护点】
微电子封装，包括：第一基板，具有第一表面、远离所述第一表面的第二表面、在所述第一表面暴露的复数个第一基板触点、与所述第一基板触点电互连且在所述第二表面暴露的复数个端子；远离所述第一基板的第二基板，所述第二基板具有第一表面、第二表面、在所述第二基板的第二表面暴露的复数个第二基板触点，其中所述第二基板的第一表面朝向所述第一基板的第一表面，所述第二基板的第二表面远离所述第二基板的第一表面；设置在所述第一基板的第一表面与所述第二基板的第一表面之间的微电子元件，所述微电子元件具有第一面、远离该第一面的第二面、在所述第一面暴露的元件触点，所述第一面或所述第二面中的一个朝向所述第一基板的第一表面，所述第一面或所述第二面中的另一个朝向所述第二基板的第一表面；导电结构，将所述第一基板和第二基板的每一个之上的导电元件电连接；连续的密封剂，覆盖所述第一基板的所述第一表面、所述导电结构及所述第二基板的第二表面的至少一部分，所述连续的密封剂限定了主表面以及从所述主表面向下延伸的开口；及复数个封装触点，在所述密封剂的主表面暴露并置于所述第二基板的第二表面之上，至少部分地在所述密封剂的开口内，所述封装触点突出高于所述第二基板触点的高度，所述封装触点与所述微电子元件的所述元件触点至少通过所述导电结构电互连，所述封装触点包括了从所述第二基板的第二表面向上突出的截头圆锥形状的铜或金的固态金属柱，其中至少所述封装触点的顶面至少部分地在所述密封剂的所述主表面暴露。...

【技术特征摘要】
2010.07.19 US 12/839,0381.微电子封装，包括：第一基板，具有第一表面、远离所述第一表面的第二表面、在所述第一表面暴露的复数个第一基板触点、与所述第一基板触点电互连且在所述第二表面暴露的复数个端子；远离所述第一基板的第二基板，所述第二基板具有第一表面、第二表面、在所述第二基板的第二表面暴露的复数个第二基板触点，其中所述第二基板的第一表面朝向所述第一基板的第一表面，所述第二基板的第二表面远离所述第二基板的第一表面；设置在所述第一基板的第一表面与所述第二基板的第一表面之间的微电子元件，所述微电子元件具有第一面、远离该第一面的第二面、在所述第一面暴露的元件触点，所述第一面或所述第二面中的一个朝向所述第一基板的第一表面，所述第一面或所述第二面中的另一个朝向所述第二基板的第一表面；导电结构，将所述第一基板和第二基板的每一个之上的导电元件电连接；连续的密封剂，覆盖所述第一基板的所述第一表面、所述导电结构及所述第二基板的第二表面的至少一部分，所述连续的密封剂限定了主表面以及从所述主表面向下延伸的开口；及复数个封装触点，在所述密封剂的主表面暴露并置于所述第二基板的第二表面之上，至少部分地在所述密封剂的开口内，所述封装触点突出高于所述第二基板触点的高度，所述封装触点与所述微电子元件的所述元件触点至少通过所述导电结构电互连，所述封装触点包括了从所述第二基板的第二表面向上突出的截头圆锥形状的铜或金的固态金属柱，其中至少所述封装触点的顶面至少部分地在所述密封剂的所述主表面暴露。2.根据权利要求1所述的封装，其中所述微电子元件的至少一部分以平行于所述第二基板的所述第一表面的方向延伸到所述第二基板的外围边缘之外。3.根据权利要求1所述的封装，其中所述密封剂的所述主表面至少朝着所述第一基板的外围边缘延伸到所述微电子元件的外围边缘之外。4.根据权利要求3所述的封装，其中至少一些所述柱的顶面仅延伸至所述密封剂的所述主表面的开口的一部分高度，所述密封剂与所述至少一些柱的边缘表面的至少一部分接触。5.根据权利要求4所述的封装，其中所述至少一些柱的所述边缘表面至少部分地在所述密封剂的相应开口内暴露。6.根据权利要求4所述的封装，其中所述至少一些柱的边缘表面全部被所述密封剂覆盖。7.根据权利要求3所述的封装，其中所述导电柱的顶面可与所述密封剂的所述主表面共面。8.根据权利要求7所述的封装，其中所述至少一些柱的边缘表面全部被所述密封剂覆盖。9.根据权利要求1所述的封装，其中所述导电结构包括从所述第一基板的所述第一表面上方伸出并且在所述第一基板触点与第二基板触点之间延伸的复数个结合引线，至少一些所述结合引线彼此电绝缘并适于同时承载不同的电位。10.根据权利要求9所述的封装，其中所述结合引线包括多个第一结合引线以及至少一个第二结合引线，所述至少一个第二结合引线与基板触点连接以便将所述至少一个第二结合引线与参考电位电连接，从而所述至少一个第二结合引线与至少一个所述第一结合引线形成受控阻抗传输线路。11.根据权利要求9所述的封装，还包括与所述微电子元件直接电连接的第二结合引线以及位于所述第二基板的第二表面上的触点，其中所述密封剂的所述主表面覆盖所述第二结合引线。12.根据权利要求1所述的封装，其中所述微电子元件为第一微电子元件，所述封装进一步包括位于所述第一微电子元件与所述第二基板之间的第二微电子元件，所述第二微电子元件与所述第一基板和所述第二基板中的至少一个电互连。13.根据权利要求1所述的封装，其中所述第二基板的所述第一表面附接至所述微电子元件。14.根据权利要求1所述的封装，其中所述固态金属柱暴露于所述密封剂的主表面。15.根据权利要求1所述的封装，其中所述封装触点配置为同时承载不同的电位。16.微电子封装，包括：第一基板，具有第一表面、远离所述第一表面的第二表面、在所述第一表面暴露的复数个第一基板触点、与所述第一基板触点电互连且在所述第二表面暴露的复数个端子；远离所述第一基板的第二基板，所述第二基板具有第一表面、远离该第一表面的第二表面、在所述第二基板的第二表面暴露的复数个第二基板触点；设置在所述第一基板的第一表面与所述第二基板的第一表面之间的微电子元件，所述微电子元件具有第一面、远离第一面的第二面、在所述第一面暴露的元件触点，所述第一面或所述第二面中的一个与所述第一基板的所述第一表面并置；导电结构，将所述第一基板和第二基板的每一个之上的导电元件电连接；连续的密封剂，覆盖所述第一基板的所述第一表面、所述导电结构及所述第二基板的第二表面的至少一部分，所述连续的密封剂限定了主表面以及从所述主表面向下延伸的开口；及复数个封装触点，在所述密封剂的主表面暴露并置于所述第二基板的第二表面之上，所述封装触点至少部分位于所述密封剂的开口内并与所述微电子元件的所述元件触点通过所述导电结构电互连，所述...

【专利技术属性】
技术研发人员：贝勒卡西姆·哈巴，
申请(专利权)人：德塞拉股份有限公司，
类型：发明
国别省市：美国;US