一种用于双编码器的电路制造技术

技术编号:14007749 阅读:232 留言:0更新日期:2016-11-17 04:40
本发明专利技术公开了一种用于双编码器的电路,包括:MAX3084芯片、两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU;倍加福编码器的DA+与MAX3084芯片的A端子电连接,倍加福编码器的DA‑与MAX3084芯片的B端子电连接,倍加福编码器的CLK‑与MAX3084芯片的Z端子电连接,倍加福编码器的CLK+与MAX3084芯片的Y端子电连接;MAX3084芯片的RO端子和DI端子均与CPU的三号RB端子和四号RB端子电连接;第一74LVC2G14芯片的A端子和第二74LVC2G14芯片的Y端子均与CPU的零号RB端子、一号RB端子、二号RB端子电连接。

【技术实现步骤摘要】

本专利技术涉及电动执行器设备
,特别是涉及一种用于双编码器的电路
技术介绍
目前,传统电动执行器的驱动板和编码器连接部分,驱动板有时需要连接倍加福编码器,有时需要连接西曼顿编码器,两种编码器的接口管脚定义、硬件电路不一样,两种编码器使用驱动板上的同一个端子与驱动板进行连接。
技术实现思路
本专利技术要解决的技术问题是:提供一种用于双编码器的电路,使其与传统技术相比较,具有结构简单,使用方便的特点。本专利技术为解决公知技术中存在的技术问题所采取的技术方案是:一种用于双编码器的电路,包括倍加福编码器和西曼顿编码器;其特征在于:还包括与倍加福编码器电连接的MAX3084芯片、与西曼顿编码器电连接的两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU;所述倍加福编码器、西曼顿编码器、两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU集成于一块驱动板上,所述倍加福编码器的DA+端子与MAX3084芯片的A端子电连接,所述倍加福编码器的DA-端子与MAX3084芯片的B端子电连接,所述倍加福编码器的CLK-端子与MAX3084芯片的Z端子电连接,所述倍加福编码器的CLK+端子与MAX3084芯片的Y端子电连接;所述西曼顿编码器的CS2端子、CLK2端子分别与第一74LVC2G14芯片的两个Y端子电连接;所述西曼顿编码器的DO端子与第二74LVC2G14芯片的A端子电连接;所述MAX3084芯片的RO端子和DI端子均与CPU的三号RB端子和四号RB端子电连接;所述第一74LVC2G14芯片的A端子和第二74LVC2G14芯片的Y端子均与CPU的零号RB端子、一号RB端子、二号RB端子电连接。本专利技术具有的优点和积极效果是:由于采用了上述技术方案而具有如下优点,(1)在一块驱动板上,使用一个接线端子;(2)既能连接倍加福编码器,又能连接西曼顿编码器。附图说明图1是本专利技术优先实施例的电路图。其中:1、倍加福编码器电路;2、西曼顿编码器电路;3、CPU。具体实施方式为能进一步了解本专利技术的
技术实现思路
、特点及功效,兹例举以下实施例,并配合附图详细说明如下:请参阅图1,一种用于双编码器的电路,包括:包括倍加福编码器、西曼顿编码器、、与倍加福编码器电连接的MAX3084芯片、与西曼顿编码器电连接的两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU3;所述倍加福编码器、西曼顿编码器、两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU集成于一块驱动板上,所述倍加福编码器的DA+端子与MAX3084芯片的A端子电连接,所述倍加福编码器的DA-端子与MAX3084芯片的B端子电连接,所述倍加福编码器的CLK-端子与MAX3084芯片的Z端子电连接,所述倍加福编码器的CLK+端子与MAX3084芯片的Y端子电连接;所述西曼顿编码器的CS2端子、CLK2端子分别与第一74LVC2G14芯片的两个Y端子电连接;所述西曼顿编码器的DO端子与第二74LVC2G14芯片的A端子电连接;所述MAX3084芯片的RO端子和DI端子均与CPU的三号RB端子和四号RB端子电连接;所述第一74LVC2G14芯片的A端子和第二74LVC2G14芯片的Y端子均与CPU的零号RB端子、一号RB端子、二号RB端子电连接。上述优选实施例中:倍加福编码器电路1中:倍加福编码器接口J1定义排列设计为:1:V;2:G;3:CLK+;4:CLK-;5:DA-;6:DA+。1、2脚接电源,3、4、5、6脚接通信芯片U1,U1接单片机U4的11、14脚。西曼顿编码器电路2中:西曼顿编码器接口J1A定义排列设计为:1:V;2:G;3:DO2;4:CLK2;5:CS2;6:空脚。1、2脚接电源,3、4、5脚接通信芯片U2、U3,U2、U3接单片机U4的8、9、10脚。接口J1A在线路板上和接口J1重合,使用一个6脚端子,其中1、2脚连接电源。其它脚既连接U1,也连接U2、U3。当使用倍加福编码器时,以下元器件不焊接安装:U2、R2、R3、R4。当使用西曼顿编码器时,以下元器件不焊接安装:U1、R1。以上对本专利技术的实施例进行了详细说明,但所述内容仅为本专利技术的较佳实施例,不能被认为用于限定本专利技术的实施范围。凡依本专利技术申请范围所作的均等变化与改进等,均应仍归属于本专利技术的专利涵盖范围之内。本文档来自技高网
...
一种用于双编码器的电路

【技术保护点】
一种用于双编码器的电路,包括倍加福编码器和西曼顿编码器;其特征在于:还包括与倍加福编码器电连接的MAX3084芯片、与西曼顿编码器电连接的两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU;所述倍加福编码器、西曼顿编码器、两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU集成于一块驱动板上,所述倍加福编码器的DA+端子与MAX3084芯片的A端子电连接,所述倍加福编码器的DA‑端子与MAX3084芯片的B端子电连接,所述倍加福编码器的CLK‑端子与MAX3084芯片的Z端子电连接,所述倍加福编码器的CLK+端子与MAX3084芯片的Y端子电连接;所述西曼顿编码器的CS2端子、CLK2端子分别与第一74LVC2G14芯片的两个Y端子电连接;所述西曼顿编码器的DO端子与第二74LVC2G14芯片的A端子电连接;所述MAX3084芯片的RO端子和DI端子均与CPU的三号RB端子和四号RB端子电连接;所述第一74LVC2G14芯片的A端子和第二74LVC2G14芯片的Y端子均与CPU的零号RB端子、一号RB端子、二号RB端子电连接。

【技术特征摘要】
1.一种用于双编码器的电路,包括倍加福编码器和西曼顿编码器;其特征在于:还包括与倍加福编码器电连接的MAX3084芯片、与西曼顿编码器电连接的两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU;所述倍加福编码器、西曼顿编码器、两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU集成于一块驱动板上,所述倍加福编码器的DA+端子与MAX3084芯片的A端子电连接,所述倍加福编码器的DA-端子与MAX3084芯片的B端子电连接,所述倍加福编码器的CLK-端...

【专利技术属性】
技术研发人员:安文彬张中远宋喆王丹
申请(专利权)人:天津市津达执行器有限公司
类型:发明
国别省市:天津;12

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1