移位寄存器单元、栅极驱动电路和显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元、栅极驱动电路和显示装置。该单元包括：第一子移位寄存器单元和第二子移位寄存器单元；每一个子移位寄存器单元包括时钟信号端、扫描脉冲输入端、复位控制端以及扫描脉冲输出端，用于根据时钟信号端和复位控制端输入的信号对扫描脉冲输入端输入的扫描脉冲进行移位后通过扫描脉冲输出端输出；第一子移位寄存器单元和第二子移位寄存器单元时钟信号端对应相连，扫描脉冲输入端对应相连，复位控制端对应相连，扫描脉冲输出端相互独立。本发明专利技术基于属于同一移位寄存器单元中的两个子移位寄存器单元，在相同时钟信号的控制下分别输出栅极开启电压和级联信号，以使输出级联信号的子移位寄存器单元不受像素区域负载的影响。

【技术实现步骤摘要】

本专利技术涉及显示
，具体涉及一种移位寄存器单元、栅极驱动电路和显示装置。
技术介绍
现有的GOA(Gate Driver On array，栅极驱动电路制作在阵列基板上)架构中，各级GOA单元输出的扫描信号都会连接到像素区，除最后一级GOA单元之外的GOA单元输出的扫描信号还会充当输入信号输入到下一级GOA单元中。但像素区的RC延迟往往较大，会影响GOA单元输出的扫描脉冲的波形。每一行这样的影响都会影响到对下一行的输入信号，这样这些影响会形成累积，在一些高分辨率产品中，可能会造成第一级GOA单元和最后一级GOA单元输出的波形差别非常大。
技术实现思路
本专利技术的一个目的在于降低像素区的RC延迟对GOA单元输出的波形的影响。第一方面，本专利技术提出了一种移位寄存器单元，包括：第一子移位寄存器单元和第二子移位寄存器单元；每一个子移位寄存器单元包括时钟信号端、扫描脉冲输入端、复位控制端以及扫描脉冲输出端，用于根据时钟信号端和复位控制端输入的信号对扫描脉冲输入端输入的扫描脉冲进行移位后通过扫描脉冲输出端输出；第一子移位寄存器单元和第二子移位寄存器单元时钟信号端对应相连，扫描脉冲输入端对应相连，复位控制端对应相连，扫描脉冲输出端相互独立。可选地，第一子移位寄存器单元和第二子移位寄存器单元的结构相同。可选地，还包括第一电平直流电压端和第二电平直流电压端；至少一个子移位寄存器单元包括：输入模块，连接扫描脉冲输入端和第一节点，用于在扫描脉冲输入端为第一电平时将所述第一节点置为扫描脉冲输入端输入的电平；输出模块，连接扫描脉冲输出端、时钟信号端和第一节点，用于在第一节点为第一电平时将扫描脉冲输出端的电平置为时钟信号端输入的电平；在第一节点悬浮时，维持第一节点的电荷，在扫描脉冲输出端悬浮时，维持扫描脉冲输出端的电荷；第一复位模块，连接复位控制端、第一节点和第二电平直流电压端，用于在复位控制端为第一电平时，将第一节点置为第二电平直流电压端输入的电平；第二复位模块，连接第一节点、第二节点、扫描脉冲输出端和第二电平直流电压端；用于在第二节点为第一电平时，将第一节点和扫描脉冲输出端置为第二电平直流电压端输入的电平；第二节点控制模块，连接第一节点、第二节点、第一电平直流电压端和第二电平直流电压端；用于在第一节点为第一电平时将所述第二节点置为第二电平直流电压端输入的电平，在所述第一节点为第二电平时将所述第二节点置为第一电平直流电压端输入的电平。可选地，所述输入模块包括第一晶体管；所述第一晶体管的栅极连接所述扫描脉冲输入端，源极和漏极中的一个连接所述扫描脉冲输入端，另一个连接所述第一节点；导通电平为第一电平。可选地，所述输出模块包括第二晶体管和电容；所述第二晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述时钟信号端，另一个连接所述扫描脉冲输出端；导通电平为第一电平所述电容的第一端连接所述第一节点，第二端连接所述扫描脉冲输出端。可选地，所述第一复位模块包括：第三晶体管；所述第三晶体管的栅极连接所述复位控制端，源极和漏极中的一个连接所述第一节点，另一个连接第二电平直流电压端；导通电平为第一电平。可选地，所述第二复位模块包括：第四晶体管和第五晶体管；所述第四晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一节点，另一个连接所述二电平直流电压端；导通电平为第一电平所述第五晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述扫描脉冲输出端，另一个连接所述第二电平直流电压端；导通电平为第一电平。可选地，所述第二节点控制模块包括：第六晶体管和第七晶体管；所述第六晶体管的栅极连接所述第一电平直流电压端，源极和漏极中的一个连接所述第一电平直流电压端，另一个连接所述第二节点；导通电平为第一电平所述第七晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二节点，另一个连接所述第二电平直流电压端；导通电平为第一电平。可选地，所述第一电平为高电平，所述第二电平为低电平。第二方面，本专利技术还提供了一种栅极驱动电路，包括多级上文所述移位寄存器单元；在相邻两级移位寄存器单元中，前一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输出端连接后一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输入端和第二子移位寄存器单元的扫描脉冲输入端，后一级移位寄存器单元的第一子移位寄存器单元的扫描脉冲输出端连接前一级移位寄存器单元的第一子移位寄存器单元的复位控制端和第二子移位寄存器单元的复位控制端。第三方面，本专利技术还提供了一种显示装置，包括上文所述的栅极驱动电路。由上述技术方案可知，本专利技术提出的移位寄存器单元包括两个子移位寄存器单元，且两个子移位寄存器单元的扫描脉冲输出端相互独立，这样将其中一个扫描脉冲输出端输出的扫描脉冲专门用于为下一级移位寄存器单元提供输入信号，而另一个扫描脉冲输出端输出的扫描作为栅极扫描信号。从而避免像素区的RC延迟影响输入到下一级移位寄存器单元的扫描脉冲。附图说明通过参考附图会更加清楚的理解本专利技术的特征和优点，附图是示意性的而不应理解为对本专利技术进行任何限制，在附图中：图1是本专利技术实施例提出的一种移位寄存器单元的结构框图；图2是图1所示的一种移位寄存器单元中子移位寄存器单元的结构框图；图3a和图3b是本专利技术一实施例提出的子移位寄存器单元的部分电路图；图4是图3a和图3b所示的一种移位寄存器单元的电路时序图；图5是本专利技术实施例提供的一种栅极驱动电路的结构框图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图1是本专利技术实施例提出的一种移位寄存器单元的结构框图，参见图1，该移位寄存器单元，包括：第一子移位寄存器单元100和第二子移位寄存器单元200；每一个子移位寄存器单元包括时钟信号端CLK、扫描脉冲输入端INPUT、复位控制端RESET以及扫描脉冲输出端OUTPUT，用于根据时钟信号端CLK和复位控制端RESET输入的信号对扫描脉冲输入端INPUT输入的扫描脉冲进行移位后通过扫描脉冲输出端OUTPUT输出；第一子移位寄存器单元100和第二子移位寄存器单元200时钟信号端CLK对应相连，扫描脉冲输入端INPUT对应相连，复位控制端RESET对应相连，扫描脉冲输出端OUTPUT1/OUTPUT2相互独立。本专利技术提出的移位寄存器单元基于第一子移位寄存器单元100和第二子移位寄存器单元200，将扫描脉冲输入端INPUT和复位控制端RESET所接信号转换为第一子移位寄存器单元100和第二子移位寄存器单元200的开关信号。从而，第一子移位寄存器单元100和第二子移位寄存器单元200的扫描脉冲输出模块OUTPUT可以在开关信号的控制下分别利用相同的时钟信号在第一扫描脉冲输出端OUTPUT1和第二扫描脉冲输出端OUTPUT2处形成输出信号。由此，本专利技术可以在一个移位寄存器单元中实现分别输出栅极开启信号和级联信号，而且级联信号不受像素区域负载的影响。作为一种具体的示例，第一子移本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：第一子移位寄存器单元和第二子移位寄存器单元；每一个子移位寄存器单元包括时钟信号端、扫描脉冲输入端、复位控制端以及扫描脉冲输出端，用于根据时钟信号端和复位控制端输入的信号对扫描脉冲输入端输入的扫描脉冲进行移位后通过扫描脉冲输出端输出；第一子移位寄存器单元和第二子移位寄存器单元时钟信号端对应相连，扫描脉冲输入端对应相连，复位控制端对应相连，扫描脉冲输出端相互独立。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：第一子移位寄存器单元和第二子移位寄存器单元；每一个子移位寄存器单元包括时钟信号端、扫描脉冲输入端、复位控制端以及扫描脉冲输出端，用于根据时钟信号端和复位控制端输入的信号对扫描脉冲输入端输入的扫描脉冲进行移位后通过扫描脉冲输出端输出；第一子移位寄存器单元和第二子移位寄存器单元时钟信号端对应相连，扫描脉冲输入端对应相连，复位控制端对应相连，扫描脉冲输出端相互独立。2.根据权利要求1所述的移位寄存器单元，其特征在于，第一子移位寄存器单元和第二子移位寄存器单元的结构相同。3.根据权利要求1所述的移位寄存器单元，其特征在于，还包括第一电平直流电压端和第二电平直流电压端；至少一个子移位寄存器单元包括：输入模块，连接扫描脉冲输入端和第一节点，用于在扫描脉冲输入端为第一电平时将所述第一节点置为扫描脉冲输入端输入的电平；输出模块，连接扫描脉冲输出端、时钟信号端和第一节点，用于在第一节点为第一电平时将扫描脉冲输出端的电平置为时钟信号端输入的电平；在第一节点悬浮时，维持第一节点的电荷，在扫描脉冲输出端悬浮时，维持扫描脉冲输出端的电荷；第一复位模块，连接复位控制端、第一节点和第二电平直流电压端，用于在复位控制端为第一电平时，将第一节点置为第二电平直流电压端输入的电平；第二复位模块，连接第一节点、第二节点、扫描脉冲输出端和第二电平直流电压端；用于在第二节点为第一电平时，将第一节点和扫描脉冲输出端置为第二电平直流电压端输入的电平；第二节点控制模块，连接第一节点、第二节点、第一电平直流电压端和第二电平直流电压端；用于在第一节点为第一电平时将所述第二节点置为第二电平直流电压端输入的电平，在所述第一节点为第二电平时将所述第二节点置为第一电平直流电压端输入的电平。4.根据权利要求3所述的移位寄存器单元，其特征在于，所述输入模块包括第一晶体管；所述第一晶体管的栅极连接所述扫描脉冲输入端，源极和漏极中的一个连接所述扫描脉冲输入端，另一个连接所述第一节点；导通电平为第一电平。5.根据权利要求3所述的移位寄存器单元，其特征在于，所...

【专利技术属性】
技术研发人员：王飞，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11