一种功率器件封装结构及封装方法技术

技术编号:13976909 阅读:8 留言:0更新日期:2016-11-11 17:00
本发明专利技术涉及一种功率器件封装结构及封装方法及封装方法,本发明专利技术功率器件封装结构包括芯片槽、与芯片槽一体的是可以单独用作一个电极的金属外壳、通过环形绝缘层固定在金属外壳的侧下方的引脚,以及用于器件密封的金属盖板。本发明专利技术的金属管壳可以做独立的电极使用,以贴片的形式焊接的在电路中;本封装所具有的四管腿结构可以满足新型功率器件对管脚数目的要求;与传统功率器件相比较本发明专利技术具有更大的用于安放芯片的芯片槽,而由金属制成的外管壳尺寸较小,可以实现高功率器件的大芯片小封装。

一种功率器件封装结构及封装方法

【技术实现步骤摘要】

本专利技术属于半导体器件封装
,具体涉及一种功率器件封装结构及封装方法
技术介绍
功率半导体器件主要是指用于电力设备的电能变换和控制电路方面的大功率的电子器件,通常电流为数十至数千安,电压达到数百伏以上。目前常用的功率半导体器件有晶闸管、GTO、MOSFET、IGBT等,这些功率器件封装引脚上均需要承受高耐压或者大电流,因此安装有此类大功率半导体芯片的功率器件封装需要具有高耐压和很强的散热能力;另外、随着功率耐压和电流驱动能力的增加,芯片尺寸也在不断增加,对于新型功率器件的封装还需要具有封装大尺寸芯片的能力。再者,目前功率器件的封装多为三管脚结构,理论上可以满足功率器件常用的三个电极的要求,但是对于用于脉冲放电领域的新型功率器件,若仍采用三管脚结构的封装型式,在脉冲放电时极易造成器件的损坏,如图1所示,对于应用于脉冲放电电路中的IGBT芯片,器件开启时将在器件阴极(E)瞬间通过大电流,,由于芯片封装时引线以及管脚寄生电感L的存在,在芯片阴极处瞬间产生上百伏的感生电势(U(t)=L*di/dt),而栅极所加电位(一般会在10V左右)基本保持不变,因而栅极和芯片阴极两端会产生过高的电势差(U(t)-Vg),从而使栅氧化层击穿,导致器件损坏。进一步地,现有功率器件的版图设计的复杂度不断增加,受到载片台空间及引脚位置的限制,打线的可选择行很小,特别是对于组合封装的器件,往往会受到载片空间以及打线空间狭窄的限制。
技术实现思路
本专利技术的目的,就是针对上述传统功率器件封装中存在的三引脚结构寄生电感造成的器件损坏、封装芯片的尺寸小、器件封装的导热性差、外引脚耐压低的问题提出了一种新型的四管脚、大芯片小封装、引脚高耐压,导热性能好的功率器件封装结构。本专利技术的技术方案是,一种功率器件封装结构,包括金属管壳2;所述金属管壳2中部挖有芯片槽1,金属管壳2下方具有与芯片槽1连接的通孔,通孔中具有绝缘层3,还包括引脚4,所述引脚4从金属管壳2外部穿过绝缘层3并延伸至芯片槽1中;还包括金属盖板5,所述金属盖板5用于完全覆盖芯片槽1,并与金属管壳2形成密封连接;其特征在于,所述引脚4和绝缘层3为4个,所述金属管壳2用于作为独立电极;所述芯片槽1的尺寸为10*9*3mm。如图2(四脚对应封装见图5)所示,本专利技术的上述结构若应用于脉冲放电领域的IGBT芯片采用四管腿结构,将为栅极(G)提供参考电势的阴极(E1)单独引出,在器件开启时,电容的放电回路如图中箭头所示,放电电流主要从器件阴极管脚流过,而为栅阴提供的参考电势的电极不会流过大电流,能够有效地拉低由寄生电感产生的感应电势(U(t)),从而降低栅极与阴极两端的电势差(U(t)-Vg),进而避免栅氧化层的损坏。相对于金属结构的TO263-5L封装(图3),本专利技术具有更大的载片槽,可以实现大芯片的小封装,去除了TO263-5L封装中冗余的连接金属管壳的外引脚(5),增大了各引脚之间的间距以及绝缘层的厚度,使各引脚之间可以承受更高的耐压。另外,本专利技术开创性地采用整体金属管壳作为一个独立电极的结构,该电极结构具有更大的与芯片上引线的键合空间,增大了导热面积使该电极上可以承载大电流,同时本专利技术设计的功率器件封装,引脚采用全浮空结构,引脚与管壳电极之间的导热性能更好,使用该封装的器件既可以通过贴片焊接的形式固定在PCB板上也可以用过排插的形式焊接,增加了连接的可选择行。再者,本专利技术设计的较大尺寸的芯片槽,金属管壳可做独立电极,以及高耐压的四管脚结构可以满足多种芯片的组合封装,增加了打线方式的可选择性;如图7所示,对于一些小尺寸的无源器件、功能器件可以与一定尺寸的有源器件组合封装在该封装中。进一步的,所述功率器件封装结构用于型号为TO263-5L的芯片。一种功率器件的封装方法,其特征在于,包括以下步骤:a.在金属管壳2的中部设置芯片槽1,所述芯片槽1的尺寸为10*9*3mm;所述金属管壳2用于作为独立电极;b.设置高耐压的四管脚结构,所述四管脚结构包括一端与芯片槽1连接,一端贯穿金属管壳2的瓷环形绝缘层3,引脚4固设在瓷环形绝缘层3中;c.在芯片槽1中固定芯片,引脚4的一端与芯片连接;d.设置覆盖在芯片槽1上并与金属管壳2密封连接的金属盖板5。本专利技术的有益效果为,增大了导热面积使该电极上可以承载大电流,同时本专利技术的功率器件封装,引脚采用全浮空结构,引脚与管壳电极之间的导热性能更好,使用该封装的器件既可以通过贴片焊接的形式固定在PCB板上也可以用过排插的形式焊接,增加了连接的可选择行。附图说明图1是传统三管脚封装的IGBT芯片的脉冲放电电路图;图2是采用四管脚封装双阴极IGBT芯片的脉冲放电电路图;图3是传统金属封装的TO263-5L封装的主视图(不含盖板);图4是载有芯片和引线的本专利技术的封装结构(不含盖板);图5是本专利技术一种功率器件封装结构的主视图(含盖板);图6是本专利技术一种功率器件封装结构的侧视图(含盖板结构);图7是本专利技术应用于组合器件的封装中的示意图(含盖板结构)。具体实施方式下面结合附图对本专利技术的具体实施方式进行描述如图5所示,本专利技术一种功率器件的封装结构包括芯片槽1、金属管壳2、环形结缘层3、四个外引脚4、金属盖板5。所述芯片槽尺1寸为10*9*3mm是传统TO263-5L封装(图3)的芯片槽1尺寸要大,可以安放更大体积的芯片实现大芯片小封装,同时芯片槽1底板有更大的空间作为芯片与金属管壳2以及外引脚4的键合点,也增大了芯片槽1内的导热面积。对于一些新型功率器件特别是应用于脉冲领域的功率器件的四引脚结构,传统的三管脚封装已经不再满足该类芯片的封装要求,如图1所示,若使用三引脚封装,对于应用于脉冲放电电路中的IGBT芯片,器件开启时将在器件阴极(E)瞬间通过大电流,,由于芯片封装时引线以及管脚寄生电感L的存在,在芯片阴极处瞬间产生上百伏的感生电势(U(t)=L*di/dt),而栅极所加电位(一般会在10V左右)基本保持不变,因而栅极和芯片阴极两端会产生过高的电势差(U(t)-Vg),从而使栅氧化层(G)击穿,导致器件损坏。若功率器件采用四封装能够很好解决三管脚所出现的上述问题,如图2(四脚对应封装见图5)所示,若此IGBT芯片采用四管腿结构,将为栅极(G)提供参考电势的阴极(E1)单独引出,在器件开启时,电容的放电回路如图中箭头所示,放电电流主要从器件阴极管脚流过,而为栅阴提供的参考电势的电极不会流过大电流,能够有效地拉低由寄生电感产生的感应电势(U(t)),从而降低栅极与阴极两端的电势差(U(t)-Vg),进而避免栅氧化层的损坏。本专利技术中创新性设计的金属管壳2可以作为一个独立电极电极使用,该电极不同于传统TO263-5L封装的管壳电极在于去除冗余的管壳外引脚5(见图3),本专利技术中的金属管壳背面可以独立作为一个引脚以贴片形式焊接在PCB板上,这种金属管2壳作为电极引脚的优势在于不但芯片槽1内部具有更大的引线键合空间,而且,由于这个大面积的金属电极存在,使该功率器件封装更能承载功率器件的大电流,如图4所示,该管壳电极可以作为大功率MCT器件的阳极电极,由于该电极面积较大,总体电阻较小,即使在大电流的情况下,器件在该引脚上的功耗也很小,其它低电流引脚可以通过芯片槽内的引线本文档来自技高网...

【技术保护点】
一种功率器件封装结构,包括金属管壳(2);所述金属管壳(2)中部挖有芯片槽(1),金属管壳(2)下方具有与芯片槽(1)连接的通孔,通孔中具有绝缘层(3),还包括引脚(4),所述引脚(4)从金属管壳(2)外部穿过绝缘层(3)并延伸至芯片槽(1)中;还包括金属盖板(5),所述金属盖板(5)用于完全覆盖芯片槽(1),并与金属管壳(2)形成密封连接;其特征在于,所述引脚(4)和绝缘层(3)为4个,所述金属管壳(2)用于作为独立电极;所述芯片槽(1)的尺寸为10*9*3mm。

【技术特征摘要】
1.一种功率器件封装结构,包括金属管壳(2);所述金属管壳(2)中部挖有芯片槽(1),金属管壳(2)下方具有与芯片槽(1)连接的通孔,通孔中具有绝缘层(3),还包括引脚(4),所述引脚(4)从金属管壳(2)外部穿过绝缘层(3)并延伸至芯片槽(1)中;还包括金属盖板(5),所述金属盖板(5)用于完全覆盖芯片槽(1),并与金属管壳(2)形成密封连接;其特征在于,所述引脚(4)和绝缘层(3)为4个,所述金属管壳(2)用于作为独立电极;所述芯片槽(1)的尺寸为10*9*...

【专利技术属性】
技术研发人员:陈万军刘亚伟唐血峰娄伦飞陶虹刘承芳刘杰张波
申请(专利权)人:电子科技大学
类型:发明
国别省市:四川;51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1