双向电压完全对称带有超深沟槽超低漏电的TVS器件及制法制造技术

技术编号:13974999 阅读:26 留言:0更新日期:2016-11-11 09:03
本发明专利技术公开了双向电压完全对称带有超深沟槽超低漏电的TVS器件及制法,其包括:步骤A:在重掺杂P型硅衬底生长一层轻掺杂N型外延层;步骤B:用光刻胶掩膜开出N型掺杂区域窗口,进行N型掺杂离子注入;步骤C:用光刻胶掩膜开出P型掺杂区域窗口,进行P型掺杂离子注入;步骤D:沉积一层1.5‑2μm的二氧化硅膜作为刻蚀超深隔离沟槽的硬掩膜;步骤E:在步骤D的硬掩膜上进行光刻和二氧化硅腐蚀,刻蚀出两条定位隔离沟槽窗口,该定位沟槽窗口作为步骤F中刻蚀超深隔离沟槽的参照位置;步骤F:在外延上刻蚀超深隔离沟槽一直延伸到P型衬底;步骤G:用二氧化硅膜填充步骤D中形成的超深隔离沟槽;步骤H:接触孔刻蚀;步骤I:金属布线。

双向电压完全对称带有超深沟槽超低漏电的TVS器件及制法

【技术实现步骤摘要】

本专利技术涉及一种双向电压完全对称带有超深沟槽超低漏电的TVS(TVS,Transient Voltage Suppressors)器件及制法。属半导体

技术介绍
随着各类ESD电路集成度的不断增高,集成电路的线宽也随之减小。电路中以静电放电(ESD)或其他形式存在的瞬态电压也因此更容易对电子器件造成破坏。双向TVS二极管,能够将来自数据线两端正负极的浪涌脉冲泄放,从而保护系统免于遭受各种形式的瞬态高压的冲击。与单向保护二极管比较,双向TVS二极管双向均能导通,无论外加于两端电压极性如何,只要电压大于Vtrig(反向触发电压)均可导通,由于该专利中特殊结构双向TVS电压完全对称,在实际应用过程中具有非常可靠的双向过压保护功能,在EDS器件保护应用中具有更高的灵活性和可靠性。带有超深沟槽的结构使得器件具有超低漏电,能满足当今TVS应用在各种通讯网口及手机接口低漏电的要求,防止传输信号时丢包的现象发生。双向TVS在P型硅衬底上生长一层N型外延层,形成二极管的PN结,然后在N型外延层上掺杂P型杂质。如图1所示,现有的TVS器件的制造大多是单向的TVS结构。平面TVS二极管在P型硅衬底上生长一层N型外延层,形成二极管的PN结。如图1所示,平面二极管包括ALsicu金属层24、SiO2绝缘层23、N型掺杂层22,P+硅衬底21。目前很多端口的保护都趋于双向保护,当今TVS双向应用的场合越来越多,单向一颗TVS难以满足双向不同电压档位的多元化,传统的单向TVS无法满足当今市场上高端手机或其他便携式电子产品双向应用及更高级封装形式的要求。
技术实现思路
本专利技术主要解决的技术问题是提供一种双向电压完全对称带有超深沟槽超低漏电的TVS器件。本专利技术的再一目的是提供所述双向电压完全对称带有超深沟槽超低漏电的TVS器件的制法。为解决上述技术问题,本专利技术通过下述步骤实现:一种双向电压完全对称带有超深沟槽超低漏电的TVS器件,利用N+/P+结形成TVS结构达到了电压的完全对称,其包括:重掺杂P型硅衬底、轻掺杂N-型外延层,在左、中、右各有一个延至重掺杂P型硅衬底的左、中、右超深隔离沟槽,由左、中、右超深隔离沟槽将器件分隔出二个结构相同的TVS器件区,每个器件区在外延层上方有N型掺杂区,在N型掺杂区内和外延层上方均各有一个P型掺杂区,分别构成P+/N+结一、二Z1、Z2和P+/N-结一、二D1、D2,IO1接口连接P+/N+结一Z1和P+/N-结二D2,IO2接口连接P+/N-结一D1和P+/N+结二Z2,当接口IO1加电压时,P+/N-结二D2与P+/N+结一Z1都为正向导通状态,但是由于轻掺杂N-型外延层N-外延浓度低,N+/P+结二Z2较N-/P+结一D1先导通,此时TVS的击穿电压为N+/P+结二Z2所承受的反向耐压;反之接口IO2加电压时,N+/P+结一Z1较N-/P+结二D2先导通,这样不管从IO1到IO2,或者,从IO2到IO1,工作的TVS都是用N+/P+结一、二Z1、Z2,双向击穿电压完全对称。本专利技术利用N+/P+结形成TVS结构达到了电压的完全对称,利用超深沟槽的设计,实现在电性能上的超低漏电(<10nA)和高静电保护能力。由于N+浓度较低使其具有超低的电容,这大大提高了TVS器件对信号的响应速度,使其在保护高频数据接口(例如HTMI2.0、Type-C接口USB3.0)电路上的应用成为可能。该结构的超低漏电流对器件自身的耗电和散热优势明显。本专利技术TVS双向电压完全对称,当IO1加电压时P+/N-外延形成的D2与P+/N+形成的Z1都为正向导通状态,但是由于N-外延浓度很低,N+/P+形成的Z2较N-/P+形成的D1先导通,此时TVS的击穿电压为Z2所承受的反向耐压,反之IO2加电压时N+/P+形成的Z1较N-/P+形成的D2先导通,这样不管从IO1到IO2还是从IO2到IO1,工作的TVS都是用N+/P+形成的Z1和Z2,双向击穿电压完全对称,而且电压可以通过N+及P+工艺条件调整,不依赖于外延片规格情况,成本大大降低,后续对于不同电压的应用需求也可快速开发。在上述方案基础上,所述超深隔离沟槽深度大于10μm,高宽比在15:1和25:1之间。本专利技术提供上述的双向电压完全对称带有超深沟槽超低漏电的TVS器件的制法,其包括下述步:步骤A:在重掺杂P型硅衬底生长一层轻掺杂N型外延层;步骤B:用光刻胶掩膜开出N型掺杂区域窗口,进行N型掺杂离子注入;步骤C:用光刻胶掩膜开出P型掺杂区域窗口,进行P型掺杂离子注入;步骤D:沉积一层1.5-2μm的二氧化硅膜作为刻蚀超深隔离沟槽的硬掩膜;步骤E:在步骤D的硬掩膜上进行光刻和二氧化硅腐蚀,刻蚀出两条定位隔离沟槽窗口,该定位沟槽窗口作为步骤F中刻蚀超深隔离沟槽的参照位置;步骤F:在外延层32上刻蚀超深隔离沟槽一直延伸到P型衬底;步骤G:用二氧化硅膜填充步骤D中形成的超深隔离沟槽;步骤H:接触孔刻蚀;步骤I:金属布线,形成接口IO1连接的D2、Z1,和接口IO2连接的D1、Z2双向电压完全对称带有超深沟槽超低漏电的TVS器件。步骤A中,轻掺杂N型外延层为10-25μm。步骤F中,超深隔离沟槽的深度为15-25μm。在步骤D中包括步骤:沉积一层1.5-2μm的二氧化硅膜作为刻蚀超深隔离沟槽的硬掩膜,在该硬掩膜上进行光刻和二氧化硅腐蚀,刻蚀出两条定位隔离沟槽窗口,该定位沟槽窗口作为步骤F中刻蚀超深隔离沟槽的参照位置。所述的二氧化硅膜采用等离子体增强化学汽相沉积方法成型。在步骤F之后还包括清除硬掩膜的步骤。本专利技术的有益效果是:本专利技术利用N+/P+结形成TVS结构达到了电压的完全对称,利用超深沟槽的设计,实现在电性能上的超低漏电(<10nA)和高静电保护能力。由于N+浓度较低使其具有超低的电容,这大大提高了TVS器件对信号的响应速度,使其在保护高频数据接口(例如HTMI2.0、Type-C接口USB3.0)电路上的应用成为可能。该结构的超低漏电流对器件自身的耗电和散热优势明显。本专利技术另外一个优势为TVS双向电压完全对称,工作的TVS都是用N+/P+结一、二Z1、Z2,双向击穿电压完全对称,而且电压可以通过N+及P+工艺条件调整,不依赖于外延片规格情况,成本大大降低。附图说明图1现有技术中单向TVS结构示意图;图2,本专利技术工作原理图;图3,本专利技术结构示意图;图4,是本实施例步骤A的结构示意图;图5,是本实施例步骤B的结构示意图;图6,是本实施例步骤C的结构示意图;图7,是本实施例步骤D的结构示意图;图8,是本实施例步骤E的结构示意图;图9,是本实施例步骤F的结构示意图;图10,是本实施例步骤G的结构示意图;图11,是本实施例步骤H的结构示意图;图12,是本实施例步骤I的结构示意图。具体实施方式如图2和图3所示,一种双向电压完全对称带有超深沟槽超低漏电的TVS器件,利用N+/P+结形成TVS结构达到了电压的完全对称,包括:重掺杂P型硅衬底31、轻掺杂N-型外延层32,在左、中、右各有一个延至重掺杂P型硅衬底31的左、中、右超深隔离沟槽371、372、373,由左、中、右超深隔离沟槽371、372、373将器件分本文档来自技高网...

【技术保护点】
一种双向电压完全对称带有超深沟槽超低漏电的TVS器件,利用N+/P+结形成TVS结构达到了电压的完全对称,其特征在于:包括:重掺杂P型硅衬底、轻掺杂N‑型外延层,在左、中、右各有一个延至重掺杂P型硅衬底的左、中、右超深隔离沟槽,由左、中、右超深隔离沟槽将器件分隔出二个结构相同的TVS器件区,每个器件区在外延层上方有N型掺杂区,在N型掺杂区内和外延层上方均各有一个P型掺杂区,分别构成P+/N+结一、二Z1、Z2和P+/N‑结一、二D1、D2,IO1接口连接P+/N+结一Z1和P+/N‑结二D2,IO2接口连接P+/N‑结一D1和P+/N+结二Z2,当接口IO1加电压时,P+/N‑结二D2与P+/N+结一Z1都为正向导通状态,但是由于轻掺杂N‑型外延层N‑外延浓度低,N+/P+结二Z2较N‑/P+结一D1先导通,此时TVS的击穿电压为N+/P+结二Z2所承受的反向耐压;反之接口IO2加电压时,N+/P+结一Z1较N‑/P+结二D2先导通,这样不管从IO1到IO2,或者,从IO2到IO1,工作的TVS都是用N+/P+结一、二Z1、Z2,双向击穿电压完全对称。

【技术特征摘要】
1.一种双向电压完全对称带有超深沟槽超低漏电的TVS器件,利用N+/P+结形成TVS结构达到了电压的完全对称,其特征在于:包括:重掺杂P型硅衬底、轻掺杂N-型外延层,在左、中、右各有一个延至重掺杂P型硅衬底的左、中、右超深隔离沟槽,由左、中、右超深隔离沟槽将器件分隔出二个结构相同的TVS器件区,每个器件区在外延层上方有N型掺杂区,在N型掺杂区内和外延层上方均各有一个P型掺杂区,分别构成P+/N+结一、二Z1、Z2和P+/N-结一、二D1、D2,IO1接口连接P+/N+结一Z1和P+/N-结二D2,IO2接口连接P+/N-结一D1和P+/N+结二Z2,当接口IO1加电压时,P+/N-结二D2与P+/N+结一Z1都为正向导通状态,但是由于轻掺杂N-型外延层N-外延浓度低,N+/P+结二Z2较N-/P+结一D1先导通,此时TVS的击穿电压为N+/P+结二Z2所承受的反向耐压;反之接口IO2加电压时,N+/P+结一Z1较N-/P+结二D2先导通,这样不管从IO1到IO2,或者,从IO2到IO1,工作的TVS都是用N+/P+结一、二Z1、Z2,双向击穿电压完全对称。2.根据权利要求1所述的双向电压完全对称带有超深沟槽超低漏电的TVS器件其特征在于,所述超深隔离沟槽深度大于10μm,高宽比在15:1和25:1之间。3.根据权利要求1所述的双向电压完全对称带有超深沟槽超低漏电的TVS器件的制法,其包括下述步:步骤A:在重掺杂P型硅衬底生长一层轻掺杂N型外延层;步骤B:用光刻胶掩膜开出N型掺杂区域窗口,进行N型掺杂离子注入;步骤C...

【专利技术属性】
技术研发人员:张啸苏海伟赵德益赵志方王允吕海凤霍田佳苏亚兵
申请(专利权)人:上海长园维安微电子有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1