一种晶体管，具备：压电电阻体(10)，其传导载流子；源极(14)，其将所述载流子注入所述压电电阻体；漏极(16)，其从所述压电电阻体接受所述载流子；压电体(12)，其以包围所述压电电阻体的方式进行设置，对所述压电电阻体施加压力；以及栅极(18)，其对所述压电体施加电压，以使所述压电体对所述压电电阻体施加压力。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及晶体管以及电子电路，例如涉及对于沟道采用了压电电阻体的晶体管以及电子电路。
技术介绍
在专利文献1中，公开了将压电电阻体用作沟道并在栅极上设置有对压电电阻体施加压力的压电体的晶体管。现有技术文献专利文献专利文献1：美国专利8159854号说明书
技术实现思路
专利技术所要解决的课题但是，在专利文献1的晶体管中，采用由高屈服强度材料构成的支承结构，从压电体栅极对压电电阻体沟道施加压力(此外以下，将压电体和栅极统称为压电体栅极(Piezoelectric gate))。因此，压力的施加效率并不充分，另外成为集成化的障碍。此外，当替换源极和漏极时，特性发生改变。因此，在使源极和漏极等效的电路中难以使用专利文献1的晶体管。本专利技术是鉴于上述课题而作出的，其目的在于，提供无需使用高屈服强度材料的器件(晶体管)的支承结构就能够从压电体栅极向压电电阻体沟道施加有效的压力、此外还能够替换源极和漏极的晶体管以及电子电路。或者，其目的是提供能够替换源极和漏极的晶体管以及电子电路。解决问题的手段本专利技术是一种晶体管，其特征是具备：压电电阻体，其传导载流子；源极，其将所述载流子注入所述压电电阻体；漏极，其从所述压电电阻体接受所述载流子；压电体，其被设置成包围所述压电电阻体，对所述压电电阻体施加压力；以及栅极，其对所述压电体施加电压，使得所述压电体对所述压电电阻体施加压力。在上述结构中可构成为，所述栅极被设置成包围所述压电体，所述压电体在从所述压电电阻体朝向所述栅极的方向或从所述栅极朝向所述压电电阻体的方向上进行介电极化。在上述结构中可构成为，在与在所述压电电阻体内的沟道中传导的所述载流子的传导方向平行的方向上设置了多个所述栅极，所述压电体在所述平行的方向上进行介电极化。在上述结构中可构成为，所述压电体被设置成从与所述载流子的传导方向垂直的全部方向包围所述压电电阻体。在上述结构中可构成为，所述压电体被设置成从与所述载流子的传导方向垂直的一部分方向包围所述压电电阻体。在上述结构中可构成为，所述晶体管具备形成于衬底上并支承所述压电电阻体的支承体，所述压电电阻体的上表面是曲面，所述压电体包围所述压电电阻体的上表面以及所述支承体的侧面。在上述结构中可构成为，所述支承体的高度大于所述压电电阻体的宽度。在上述结构中可构成为，所述支承体的材料与所述压电电阻体的材料相同。在上述结构中可构成为，所述支承体的材料与所述压电电阻体的材料不同。在上述结构中可构成为，所述源极与所述漏极是关于所述压电电阻体中的所述源极与所述漏极之间的中间面对称的结构，所述压电电阻体、所述压电体以及所述栅极分别是关于所述中间面对称的结构。本专利技术是一种电子电路，其特征是具备：电路，其连接于第1电源与第2电源之间；以及所述晶体管，该晶体管的所述源极以及所述漏极中的任意一方与所述第1电源连接，所述源极以及所述漏极中的另一个方与所述电路的电源端子连接，断开对所述电路供给的电力的信号被输入至所述栅极。在上述结构中可构成为，所述电路是双稳定电路，所述电子电路具备：双稳定电路，其存储数据；以及非易失性元件，其非易失地对存储在所述双稳定电路中的数据进行存储，并将非易失地存储的数据恢复到所述双稳定电路中，所述电路是所述双稳定电路。在上述结构中可构成为，所述非易失性元件连接于所述双稳定电路内的节点与控制线之间。本专利技术是一种电子电路，其特征是该电子电路具备非易失性存储单元，该非易失性存储单元具有：非易失性元件；以及所述晶体管，该晶体管的所述源极或所述漏极与所述非易失性元件串联地连接。本专利技术是一种电子电路，其特征是具备第1以及第2晶体管，所述第1以及第2晶体管是所述晶体管，为彼此互补型，所述第1以及第2晶体管的所述压电体的介电极化方向彼此反向，是在以所述源极为基准对所述栅极施加正电压或负电压时，所述压电体能对所述压电电阻体施加压力的方向。本专利技术是一种晶体管，其特征是具备：压电电阻体，其在第1方向上传导载流子；源极，其将所述载流子注入所述压电电阻体；漏极，其从所述压电电阻体接受所述载流子；压电体，其从与所述第1方向交叉的第2方向对所述压电电阻体施加压力；以及栅极，其对所述压电体施加电压，使得所述压电体对所述压电电阻体施加压力。专利技术效果根据本专利技术，可提供无需采用高屈服强度材料的器件(晶体管)的支承结构就能够从压电体栅极有效地向压电电阻体沟道施加压力、此外还能够替换源极和漏极的晶体管以及电子电路。或者能够提供可替换源极和漏极的晶体管以及电子电路。附图说明图1是比较例1的晶体管的剖视图。图2是实施例1的晶体管的立体图。图3(a)是实施例1的第1型晶体管的立体剖视图，图3(b)是剖视图，图3(c)是电路记号。图4(a)是实施例1的第2型晶体管的立体剖视图，图4(b)是剖视图，图4(c)是电路记号。图5(a)至图5(f)是实施例1的变形例的晶体管的示意图。图6(a)以及图6(b)分别是示出用于实施例1以及比较例1的仿真的尺寸的图。为了简化，没有显示源极、漏极、栅极以及金属触点。图7(a)以及图7(b)分别是表示实施例1以及比较例1中的相对于LPE的α的图。图8(a)以及图8(b)分别是表示实施例1以及比较例1中的相对于lPR的α的图。图9(a)以及图9(b)分别是表示实施例1以及比较例1中的相对于漏极电压VD的漏极电流ID的图。图10(a)以及图10(b)分别是表示实施例1以及比较例1中的相对于LPE的S的图。图11(a)以及图11(b)分别是表示实施例1以及比较例1中的相对于lPR的S的图。图12(a)至图12(c)是表示相对于环形振荡器的时间的输出电压的图。图13(a)以及图13(b)是实施例2的电子电路的框图。图14是实施例3的电子电路的电路图。图15是实施例3的变形例的电子电路的电路图。图16(a)是实施例4的非易失性存储单元的电路图，图16(b)是截面立体图。图17(a)至图17(f)是示出实施例5的电子电路的电路图(其1)。图18(a)至图18(f)是示出实施例5的电子电路的电路图(其2)。图19(a)至图19(c)是示出实施例6以及其变形例的晶体管的剖视图。图20(a)是实施例7的晶体管的立体剖视图，图20(b)以及图20(c)是剖视图。图21(a)是实施例7的变形例1的晶体管的立体剖视图，图21(b)是剖视图。图22(a)是实施例7的变形例2的晶体管的立体剖视图，图22(b)以及图22(c)是剖视图。图23是实施例7的变形例3的晶体管的剖视图。图24(a)是示出采用仿真2的漏极特性的图，图24(b)是示出比较仿真1和2的漏极特性的图。图25是示出反相电路的传递特性的图。图26(a)以及图26(b)分别是表示仿真1以及2中的双稳定电路的蝶形线的图。图27是实施例8的电子电路的框图。具体实施方式近年来的微型处理器或SoC(System on a Chip：片上系统)等CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)逻辑系统是通过使晶体管的细微化和高性能化同时成立而发展来的。这样的同时成立多亏了基于晶体管的细微化的电流驱动能力的提高和高密度集成化。但是，在晶体管的细微化(技术节点的更新)的同时，功耗增大。该功耗的增大成为本文档来自技高网...
【技术保护点】
一种晶体管，其特征在于，具备：压电电阻体，其传导载流子；源极，其将所述载流子注入所述压电电阻体；漏极，其从所述压电电阻体接受所述载流子；压电体，其被设置成包围所述压电电阻体，对所述压电电阻体施加压力；以及栅极，其对所述压电体施加电压，使得所述压电体对所述压电电阻体施加压力。
【技术特征摘要】
【国外来华专利技术】2014.03.14 JP 2014-0525291.一种晶体管，其特征在于，具备：压电电阻体，其传导载流子；源极，其将所述载流子注入所述压电电阻体；漏极，其从所述压电电阻体接受所述载流子；压电体，其被设置成包围所述压电电阻体，对所述压电电阻体施加压力；以及栅极，其对所述压电体施加电压，使得所述压电体对所述压电电阻体施加压力。2.根据权利要求1所述的晶体管，其特征在于，所述栅极被设置成包围所述压电体，所述压电体在从所述压电电阻体朝向所述栅极的方向或从所述栅极朝向所述压电电阻体的方向上进行介电极化。3.根据权利要求1所述的晶体管，其特征在于，在与在所述压电电阻体内的沟道中传导的所述载流子的传导方向平行的方向上设置了多个所述栅极，所述压电体在所述平行的方向上进行介电极化。4.根据权利要求1至3中任意一项所述的晶体管，其特征在于，所述压电体被设置成从与所述载流子的传导方向垂直的全部方向包围所述压电电阻体。5.根据权利要求1至3中任意一项所述的晶体管，其特征在于，所述压电体被设置成从与所述载流子的传导方向垂直的一部分方向包围所述压电电阻体。6.根据权利要求1至3中任意一项所述的晶体管，其特征在于，所述晶体管具备形成于衬底上并支承所述压电电阻体的支承体，所述压电电阻体的上表面是曲面，所述压电体包围所述压电电阻体的上表面以及所述支承体的侧面。7.根据权利要求6所述的晶体管，其特征在于，所述支承体的高度大于所述压电电阻体的宽度。8.根据权利要求6或7所述的晶体管，其特征在于，所述支承体的材料与所述压电电阻体的材料相同。9.根据权利要求6或7所述的晶体管，其特征在于，所述支承体的材料与所述压电电阻体的材料不同。10.一种晶体管，其特征在于，具备：压电电阻体，其在第1方向上传导载流子；源极，其将所述载流子...
【专利技术属性】
技术研发人员：菅原聪，周藤悠介，黑泽实，舟洼浩，山本修一郎，
申请(专利权)人：国立研究开发法人科学技术振兴机构，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。