印刷布线衬底制造技术

本发明专利技术抑制印刷布线的寄生成分。印刷布线衬底(100)具有多层衬底(110)、及铺设在多层衬底(110)且连接有半导体装置(10)的电源端子列(T11a～T11d)的电源线(50)。电源线(50)包含：第1布线图案(51)，形成在多层衬底(110)的表面；第2布线图案(52)，形成在多层衬底(110)的内部；及层间连接部(53x及53y)，以绕过电源端子列(T11a～T11d)的至少一部分的方式，将第1布线图案(51)与第2布线图案(52)之间电气导通。

【技术实现步骤摘要】

本专利技术涉及一种印刷布线衬底。
技术介绍
以往，将连接于电源线与接地线之间的开关输出级驱动的半导体装置一直用于各种应用。另外，作为与上述相关的
技术介绍
的一例，可列举专利文献1。[
技术介绍
文献][专利文献][专利文献1]日本专利特开2011-211147号公报
技术实现思路
[专利技术要解决的问题]然而，在大电流流入至开关输出级的情形时，装载半导体装置的印刷布线衬底的电源线或接地线中附带的寄生成分(尤其寄生电感成分或寄生电阻成分)的影响成为支配性，从而存在产生开关电压的高电平下降或振铃的可能性。本说明书中揭示的专利技术的目的在于鉴于由本申请案的专利技术者发现的上述课题，提供一种可抑制印刷布线的寄生成分的印刷布线衬底及使用该印刷布线衬底的电子设备。[解决问题的技术手段]本说明书中揭示的印刷布线衬底是设为如下构成(第1构成)，该构成具有多层衬底、铺设在所述多层衬底且连接有半导体装置的电源端子列的电源线、及铺设在所述多层衬底且连接有所述半导体装置的接地端子列的接地线，且所述电源线及所述接地线的至少其中一个包含形成在所述多层衬底的表面的第1布线图案、形成在所述多层衬底的内部的第2布线图案、以绕过所述电源端子列或所述接地端子列的至少一部分的方式将所述第1布线图案与所述第2布线图案之间电气导通的层间连接部。另外，在包含第1构成的印刷布线衬底中，可设为所述第2布线图案的宽度、厚度、或导电率大于所述第1布线图案的宽度、厚度、或导电率的构成(第2构成)。而且，在包含第1或第2构成的印刷布线衬底中，可设为所述层间连接部形成在所述电源端子列或所述接地端子列的近端或正下方的构成(第3构成)。而且，在包含第1～第3任一构成的印刷布线衬底中，可设为将所述第1布线图案与所述第2布线图案之间隔开的绝缘层的厚度未达200μm的构成(第4构成)。而且，在包含第1～第4任一构成的印刷布线衬底中，可设为所述电源线的第2布线图案与所述接地线的第2布线图案以各个电流方向成为逆向的方式相互重叠地铺设的构成(第5构成)。而且，本说明书中揭示的电子设备可设为具有包含第1～第5任一构成的印刷布线衬底、及装载在所述印刷布线衬底的半导体装置的构成(第6构成)。另外，在包含第6构成的电子设备中，可设为多个设置在所述半导体装置的外部端子均为引脚、焊球、或电极焊垫，且在封装的底面以阵列状排列的构成(第7构成)。而且，在包含第6或第7构成的电子设备中，可设为所述半导体装置作为使用连接于电源端子与接地端子之间的开关输出级，自电源电压产生期望的输出电压的电源装置的一部分发挥功能的构成(第8构成)。而且，在包含第6或第7构成的电子设备中，可设为所述半导体装置作为使用连接于电源端子与接地端子之间的开关输出级发送数字信号的发送装置的一部分发挥功能的构成(第9构成)。而且，在包含第6或第7构成的电子设备中，可设为所述半导体装置作为使用连接于电源端子与接地端子之间的开关输出级驱动电机的电机驱动装置的一部分发挥功能的构成(第10构成)。[专利技术的效果]根据本说明书中揭示的专利技术，可提供一种能够抑制印刷布线的寄生成分的印刷布线衬底及使用该印刷布线衬底的电子设备。附图说明图1是表示开关电源装置的一构成例的电路图。图2是表示印刷布线衬底的第1实施方式的俯视图(第1布线层)。图3是表示印刷布线衬底的第2实施方式的俯视图(第1布线层)。图4是表示印刷布线衬底的第2实施方式的俯视图(第2布线层)。图5是α1-α1'纵剖视图。图6是α2-α2'纵剖视图。图7是用以说明第1布线层的厚度限制的纵剖视图。图8是开关电压Vsw的波形图。图9是表示印刷布线衬底的第3实施方式的俯视图(第1布线层)。图10是表示印刷布线衬底的第3实施方式的俯视图(第2布线层)。图11是β1-β1'纵剖视图。图12是β2-β2'纵剖视图。图13是表示印刷布线衬底的第4实施方式的俯视图(第2布线层)。图14是表示印刷布线衬底的第4实施方式的俯视图(第3布线层)。图15是γ1-γ1'纵剖视图。图16是γ2-γ2'纵剖视图。图17是表示IC封装的变化(PGA)的图。图18是表示IC封装的变化(BGA)的图。图19是表示IC封装的变化(LGA)的图。图20是表示电子设备的变化(开关电源装置)的图。图21是表示电子设备的变化(发送装置)的图。图22是表示电子设备的变化(电机驱动装置)的图。图23是智能手机的外观图。具体实施方式＜开关电源装置＞图1是表示开关电源装置的一构成例的电路图。本构成例的开关电源装置1具有：半导体装置10、及外置在半导体装置10的各种分立零件(旁路电容器20、输出电感器30、及输出电容器40)。开关电源装置1是通过使用开关输出级(本图的示例中为在半导体装置10中集成化的输出晶体管11H与同步整流晶体管11L)将电源电压Vcc降压，而产生期望的输出电压Vo。半导体装置10是作为开关电源装置1的一部分发挥功能的IC(Integrated Circuit，集成电路)或LSI(Large Scale Integrated circuit大规模集成电路)，且包含输出晶体管11H及同步整流晶体管11L、以及上侧驱动器12H及下侧驱动器12L。另外，在半导体装置10中，也将未图示的控制电路或故障保护电路集成化。而且，半导体装置10具有多个外部端子(本图的示例中为开关端子T10、电源端子T11、及接地端子T12)，作为用以确立与装置外部的电性连接的机构。开关端子T10是用以将开关线70外部连接的外部端子。电源端子T11是用以将电源线50外部连接的外部端子。接地端子T12是用以将接地线60外部连接的外部端子。输出晶体管11H是作为开关输出级的上侧开关发挥功能的PMOSFET[P channel type metal oxide semiconductor field effect transistor，P沟道型金属氧化物半导体场效应晶体管]。输出晶体管11H的源极与背栅是内部连接于电源端子T11。输出晶体管11H的漏极是内部连接于开关端子T10。输出晶体管11H的栅极是连接于上侧栅极信号GH的施加端(上侧驱动器12H的输出端)。输出晶体管11H是在上侧栅极信号GH为高电平时断开，且在上侧栅极信号GH为低电平时接通。同步整流晶体管11L是作为开关输出级的下侧开关发挥功能的NMOSFET[Nchannel type MOSFET，N沟道型金属氧化物半导体场效应晶体管]。同步整流晶体管11L的源极与背栅是内部连接于接地端子T12。同步整流晶体管11L的漏极是内部连接于开关端子T10。同步整流晶体管11L的栅极是连接于下侧栅极信号GL的施加端(下侧驱动器12L的输出端)。同步整流晶体管11L是在下侧栅极信号GL为高电平时接通，且在下侧栅极信号GL为低电平时断开。在开关输出级，将输出晶体管11H与同步整流晶体管11L互补地接通/断开。通过如此的接通/断开运行，而在开关端子T10(或开关线70)，产生在电源电压Vcc与接地电压GND之间脉冲驱动的矩形波状的开关电压Vsw。另外，本说明书中的所谓「互补地」文字不仅包含输出晶体管11H与同步整流晶体管11L的接通/断开状态完全地相反的情形，而且也包含设置有两晶体管的同时断开期间(空载时间)的情形。而本文档来自技高网...

【技术保护点】
一种印刷布线衬底，其特征在于：包含多层衬底；电源线，铺设在所述多层衬底且连接有半导体装置的电源端子列；及接地线，铺设在所述多层衬底且连接有所述半导体装置的接地端子列；所述电源线及所述接地线的至少其中一个包含：第1布线图案，形成在所述多层衬底的表面；第2布线图案，形成在所述多层衬底的内部；及层间连接部，以绕过所述电源端子列或所述接地端子列的至少一部分的方式，将所述第1布线图案与所述第2布线图案之间电气导通。

【技术特征摘要】
2015.04.20 JP 2015-0859081.一种印刷布线衬底，其特征在于：包含多层衬底；电源线，铺设在所述多层衬底且连接有半导体装置的电源端子列；及接地线，铺设在所述多层衬底且连接有所述半导体装置的接地端子列；所述电源线及所述接地线的至少其中一个包含：第1布线图案，形成在所述多层衬底的表面；第2布线图案，形成在所述多层衬底的内部；及层间连接部，以绕过所述电源端子列或所述接地端子列的至少一部分的方式，将所述第1布线图案与所述第2布线图案之间电气导通。2.根据权利要求1所述的印刷布线衬底，其特征在于：所述第2布线图案的宽度、厚度、或导电率大于所述第1布线图案的宽度、厚度、或导电率。3.根据权利要求1所述的印刷布线衬底，其特征在于：所述层间连接部是形成在所述电源端子列或所述接地端子列的近端或正下方。4.根据权利要求2所述的印刷布线衬底，其特征在于：所述层间连接部是形成在所述电源端子列或所述接地端子列的近端或正下方。5.根据权利要求1至4中任一项所述的印刷布线衬底，其特征在于：将所述第1布线图案与所述第2布线图案之间隔开的绝缘层的厚度未达200μm。6.根据权利要求...

【专利技术属性】
技术研发人员：永里政嗣，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：日本;JP