一种移位寄存器和栅极驱动电路制造技术

本发明专利技术提供了一种移位寄存器，所述移位寄存器包括：第一输入时钟端口CK、第二输入时钟端口CKB、信号输入端口IN、信号输出端口OUT、A节点和B节点；多个P沟道薄膜晶体管，包括第一P沟道薄膜晶体管M1、第二P沟道薄膜晶体管M2、第三P沟道薄膜晶体管M3、第四P沟道薄膜晶体管M4、第五P沟道薄膜晶体管M5、第六P沟道薄膜晶体管M6、第七P沟道薄膜晶体管M7。该移位寄存器利用了电容耦合的作用，当节点A为低电平时，TFT导通，节点B输出高电平；当节点A为高电平时，TFT关断，在电容耦合的作用使得节点B随着CKB的跳动而跳动。

【技术实现步骤摘要】

本专利技术涉及平板显示
，尤其涉及一种移位寄存器和栅极驱动电路。
技术介绍
随着平板显示技术往高精细化的方向发展，低温多晶硅(LTPS)技术相比于传统非晶硅(a-Si)技术电子迁移率更高，TFT管的尺寸可以做得更小。目前通常把移位寄存器，或称栅极驱动电路做在LTPS面板上，以实现边框窄化设计。TFT在长时间的电压应力的作用下可能会使得其性能恶化，影响波形输出质量。
技术实现思路
基于此，本专利技术提供了一种移位寄存器和栅极驱动电路。根据本专利技术的第一方面，提供了一种移位寄存器。一种移位寄存器，所述移位寄存器包括：第一输入时钟端口CK、第二输入时钟端口CKB、信号输入端口IN、信号输出端口OUT、A节点和B节点；多个P沟道薄膜晶体管，包括第一P沟道薄膜晶体管M1、第二P沟道薄膜晶体管M2、第三P沟道薄膜晶体管M3、第四P沟道薄膜晶体管M4、第五P沟道薄膜晶体管M5、第六P沟道薄膜晶体管M6、第七P沟道薄膜晶体管M7；多个电容，包括第一电容C1和第二电容C2；其中，所述第一输入时钟端口CK连接第一P沟道薄膜晶体管M1和第二P沟道薄膜晶体管M2，所述第二输入时钟端口CKB连接第一电容C1的第一节点，所述信号输入端口IN连接第一源极/漏极，所述信号输出端口连接第二电容C2。在其中一个实施例中，所述移位寄存器还包括恒定高电压信号输入端口VGH和恒定低电压信号输入端口VGL。在其中一个实施例中，所述第一P沟道薄膜晶体管M1的栅极连接连接时钟CK，第一源极/漏极连接信号输入端IN，第二源极/漏极连接A节点。在其中一个实施例中，所述第二P沟道薄膜晶体管栅极连接时钟CK，第一源极/漏极连接恒定高电压信号输入端口VGH，第二源极/漏极连接B节点在其中一个实施例中，所述第三P沟道薄膜晶体管栅极连接A节点，第一源极/漏极连接B节点，第二源极/漏极连接恒定高电压信号输入端口VGH。在其中一个实施例中，所述第四P沟道薄膜晶体管栅极连接B节点，第一源极/漏极连接A节点，第二源极/漏极连接恒定高电压信号输入端口VGH。在其中一个实施例中，所述第五p沟道薄膜晶体管栅极连接A节点，第一源极/漏极连接时钟CKB，第二源极/漏极连接输出端口OUT 。在其中一个实施例中，所述第六P沟道薄膜晶体管栅极连接B节点，第一源极/漏极连接输出端口OUT，第二源极/漏极连接恒定高电压信号输入端口VGH 。在其中一个实施例中，所述第7薄膜晶体管栅极连接时钟CK，第一源极/漏极连接输出端口OUT，第二源极/漏极连接恒定高电压信号输入端口VGH。根据本专利技术的第二方面，提供了一种栅极驱动电路。一种栅极驱动电路，所述栅极驱动电路包括级联的多个所述的移位寄存器。有益效果：本专利技术提供了一种移位寄存器，所述移位寄存器包括：第一输入时钟端口CK、第二输入时钟端口CKB、信号输入端口IN、信号输出端口OUT、A节点和B节点；多个P沟道薄膜晶体管，包括第一P沟道薄膜晶体管M1、第二P沟道薄膜晶体管M2、第三P沟道薄膜晶体管M3、第四P沟道薄膜晶体管M4、第五P沟道薄膜晶体管M5、第六P沟道薄膜晶体管M6、第七P沟道薄膜晶体管M7；多个电容，包括第一电容C1和第二电容C2；其中，所述第一输入时钟端口CK连接第一P沟道薄膜晶体管M1和第二P沟道薄膜晶体管M2，所述第二输入时钟端口CKB连接第一电容C2的第一节点，所述信号输入端口IN连接第一源极/漏极，所述信号输出端口连接第二电容C2。该移位寄存器利用了电容耦合的作用，当节点A为低电平时，TFT导通，节点B输出高电平；当节点A为高电平时，TFT关断，在电容耦合的作用使得节点B随着CKB的跳动而跳动。在正常驱动工作的条件下，节点A有99%以上时间处于高电平状态，TFT为关断状态，节点B随 CKB的变化而变化。附图说明为了更清楚地说明本专利技术运行原理和使用的技术方案，下面将对运行原理和使用的技术中所需要使用的附图作简单地介绍。显而易见，下面描述中的附图仅仅是本专利技术的一些运行例子，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1是本专利技术一种移位寄存器的第一实施例的电路原理图。图2是本专利技术一种移位寄存器的第二实施例的电路原理图。图3是本专利技术一种移位寄存器的第三实施例的电路原理图。图4是本专利技术一种移位寄存器的第四实施例的电路原理图。图5是本专利技术一种栅极驱动电路的电路原理图。图6是本专利技术中的寄生电容带来的不稳定影响的示意图。图7是本专利技术的第一和第二实施例中解决寄生电容带来的不稳定影响的示意图。图8是本专利技术的第三和第四实施例中解决寄生电容带来的不稳定影响的示意图。图9是本专利技术的节点B的波形图。图10提供了该移位寄存器单元电路的时序波形。图11是本专利技术的节点B的时序图。图12是本专利技术的一种栅极驱动电路的级联电路输出波形。图13是本专利技术的一种栅极驱动电路的级联电路换成NTFT的输出波形。具体实施方式下面将结合本专利技术运行原理中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。根据本专利技术的第一方面，提供了一种移位寄存器。请参照图1示出的一种移位寄存器的第一实施例的电路原理图，所述移位寄存器包括：第一输入时钟端口CK、第二输入时钟端口CKB、信号输入端口IN、信号输出端口OUT、A节点和B节点；多个P沟道薄膜晶体管，包括第一P沟道薄膜晶体管M1、第二P沟道薄膜晶体管M2、第三P沟道薄膜晶体管M3、第四P沟道薄膜晶体管M4、第五P沟道薄膜晶体管M5、第六P沟道薄膜晶体管M6、第七P沟道薄膜晶体管M7；多个电容，包括第一电容C1和第二电容C2；其中，所述第一输入时钟端口CK连接第一P沟道薄膜晶体管M1和第二P沟道薄膜晶体管M2，所述第二输入时钟端口CKB连接第一电容C1的第一节点，所述信号输入端口IN连接第一源极/漏极，所述信号输出端口连接第二电容C2。在其中一个实施例中，所述移位寄存器还包括恒定高电压信号输入端口VGH和恒定低电压信号输入端口VGL。在其中一个实施例中，所述第一P沟道薄膜晶体管M1的栅极连接时钟CK，第一源极/漏极连接信号输入端IN，第二源极/漏极连接A节点。在其中一个实施例中，所述第二P沟道薄膜晶体管栅极连接时钟CK，第一源极/漏极连接恒定高电压信号输入端口VGH，第二源极/漏极连接B节点。在其中一个实施例中，所述第三P沟道薄膜晶体管栅极连接A节点，第一源极/漏极连接B节点，第二源极/漏极连接恒定高电压信号输入端口VGH。在其中一个实施例中，所述第四P沟道薄膜晶体管栅极连接B节点，第一源极/漏极连接A节点，第二源极/漏极连接恒定高电压信号输入端口VGH。在其中一个实施例中，所述第五p沟道薄膜晶体管栅极连接A节点，第一源极/漏极连接时钟CKB，第二源极/漏极连接输出端口OUT 。在其中一个实施例中，所述第六P沟道薄膜晶体管栅极连接B节点，第一源极/漏极连接输出端口OUT，第二源极/漏极连接恒定高电压信号输入端口VGH 。在其中一个实施例中，所述第7薄本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，所述移位寄存器包括：第一输入时钟端口CK、第二输入时钟端口CKB、信号输入端口IN、信号输出端口OUT、A节点和B节点；多个P沟道薄膜晶体管，包括第一P沟道薄膜晶体管M1、第二P沟道薄膜晶体管M2、第三P沟道薄膜晶体管M3、第四P沟道薄膜晶体管M4、第五P沟道薄膜晶体管M5、第六P沟道薄膜晶体管M6、第七P沟道薄膜晶体管M7；多个电容，包括第一电容C1和第二电容C2；其中，所述第一输入时钟端口CK连接第一P沟道薄膜晶体管M1和第二P沟道薄膜晶体管M2，所述第二输入时钟端口CKB连接第一电容C1的第一节点，所述信号输入端口IN连接第一源极/漏极，所述信号输出端口连接第二电容C2。

【技术特征摘要】
1.一种移位寄存器，其特征在于，所述移位寄存器包括：第一输入时钟端口CK、第二输入时钟端口CKB、信号输入端口IN、信号输出端口OUT、A节点和B节点；多个P沟道薄膜晶体管，包括第一P沟道薄膜晶体管M1、第二P沟道薄膜晶体管M2、第三P沟道薄膜晶体管M3、第四P沟道薄膜晶体管M4、第五P沟道薄膜晶体管M5、第六P沟道薄膜晶体管M6、第七P沟道薄膜晶体管M7；多个电容，包括第一电容C1和第二电容C2；其中，所述第一输入时钟端口CK连接第一P沟道薄膜晶体管M1和第二P沟道薄膜晶体管M2，所述第二输入时钟端口CKB连接第一电容C1的第一节点，所述信号输入端口IN连接第一源极/漏极，所述信号输出端口连接第二电容C2。2.根据权利要求1所述的一种移位寄存器，其特征在于，所述移位寄存器还包括恒定高电压信号输入端口VGH和恒定低电压信号输入端口VGL。3.根据权利要求1所述的一种移位寄存器，其特征在于，所述第一P沟道薄膜晶体管M1的栅极连接时钟CK，第一源极/漏极连接信号输入端IN，第二源极/漏极连接A节点。4.根据权利要求1所述的一种移位寄存器，其特征在于，所述第二P沟道薄膜晶体管栅极连接时钟CK，第一源极/...

【专利技术属性】
技术研发人员：阮伟文，吴锦坤，胡君文，田栋协，谢志生，苏君海，李建华，
申请(专利权)人：信利惠州智能显示有限公司，
类型：发明
国别省市：广东;44