【技术实现步骤摘要】
本专利技术涉及半导体器件及制造工艺,属于半导体
,具体是一种高性能MOSFET及其制造方法。
技术介绍
随着电力电子技术的不断进步,功率器件已得到极大程度的发展。从最开始的研发出的LDMOS结构器件,LDMOS是横向导电,能够成功放大无线射频(RF)信号的,也较好地解决了高耐压和大电流之间的矛盾,但是大大的增加了器件的面积;然后是现有技术中的垂直双扩散的功率VDMOS,VDMOS为纵向导电,使器件的耐压水平和可靠性都有了很大程度的提高,但是其JFET区域会在导通的过程中形成较大的导通电阻,这就阻碍了其大电流能力的发展,也是功率器件向降低功耗方向发展的较大阻力;再然后,现有技术中出现了带沟槽栅的Trench MOS结构,在Trench结构中,采用U形槽结构,这样就能大大的减小JFET区的电阻,在器件耐压不变的情况下提高器件的电流能力,但是其栅源寄生电容较大开关切换时间较长。任何器件都具有本身的优势与劣势,因此各类改善器件结构的实例不断出现。功率器件的应用场所越来越广泛,所以要求器件具有低的传导损耗,低的切换损耗,低的驱动损耗等优点也理所当然。其中功率MOSFET在电力电子器件中占有重要的位置,最普遍的应用便是将来自电网或者功率设备的交流电变换为直流电或者交流电,实现电能之间的相互变换。其中当功率MOSFET作为PWM应用中负载电流的开关,作为负载开关使用时,由于切换时间通常较长,因此装置的成本、尺寸及导通电阻是设计时考虑的重点。用于PWM应用时,晶体管必须在切换期间达到最低的功率损耗,对于促使MOSFET设计更为挑战且时间成本更高的小型内部电容而言, ...
【技术保护点】
一种高性能MOSFET,其特征在于:包括N型衬底(100)、N型埋层(101)、P型外延层(102)、N型穿通区(103)、n型漂移区(104)、P型体沟道区(105)、N型重掺源区(106)、介质层(107)、多晶栅极区(108)、金属前介质层(109)、源端金属(110)、P型重掺杂区(111)、漏端金属(112);所述N型衬底(100)上覆盖有N型埋层(101)和P型外延层(102);所述N型埋层(101)位于P型外延层(102)的两端;所述N型穿通区(103)覆盖于N型埋层(101)的部分表面;所述N型穿通区(103)与P型外延层(102)相接触;所述P型体沟道区(105)覆盖于P型外延层(102)的部分表面;所述P型体沟道区(105)位于P型外延层(102)上表面的中间位置;所述n型漂移区(104)覆盖于P型外延层(102)的部分表面;所述n型漂移区(104)位于P型体沟道区(105)与N型穿通区(103)之间的位置;所述P型体沟道区(105)内部设置有N型重掺源区(106)和P型重掺杂区(111);所述N型重掺源区(106)的上表面与P型体沟道区(105)的上表面共面;所述 ...
【技术特征摘要】
1.一种高性能MOSFET,其特征在于:包括N型衬底(100)、N型埋层(101)、P型外延层(102)、N型穿通区(103)、n型漂移区(104)、P型体沟道区(105)、N型重掺源区(106)、介质层(107)、多晶栅极区(108)、金属前介质层(109)、源端金属(110)、P型重掺杂区(111)、漏端金属(112);所述N型衬底(100)上覆盖有N型埋层(101)和P型外延层(102);所述N型埋层(101)位于P型外延层(102)的两端;所述N型穿通区(103)覆盖于N型埋层(101)的部分表面;所述N型穿通区(103)与P型外延层(102)相接触;所述P型体沟道区(105)覆盖于P型外延层(102)的部分表面;所述P型体沟道区(105)位于P型外延层(102)上表面的中间位置;所述n型漂移区(104)覆盖于P型外延层(102)的部分表面;所述n型漂移区(104)位于P型体沟道区(105)与N型穿通区(103)之间的位置;所述P型体沟道区(105)内部设置有N型重掺源区(106)和P型重掺杂区(111);所述N型重掺源区(106)的上表面与P型体沟道区(105)的上表面共面;所述P型重掺杂区(111)的部分表面上覆盖有源端金属(110);所述源端金属(110)位于N型重掺源区(106)之间;所述N型穿通区(103)、n型漂移区(104)、P型体沟道区(105)和N型重掺源区(106)的表面上覆盖有介质层(107);所述介质层(107)与源端金属(110)相接触;所述多晶栅极区(108)覆盖于介质层(107)的部分表面;所述多晶栅极区(108)在介质层(107)下表面的投影位置与所述P型体沟道区(105)、N型重掺源区(106)之间的位置相对应;所述金属前介质层(109)覆盖于介质层(107)和多晶栅极区(108)的上方;所述源端金属(110)覆盖于金属前介质层(109)和P型重掺杂区(111)的部分表面;所述N型衬底(100)下表面覆盖有漏端金属(112)。2.一种高性能MOSFET的制造方法,其特征在于,包括以下步骤:1)将预处理过后的N型衬底(100)进行一次光刻,光刻刻蚀后,在N型衬底(100)的两端进行N型埋层(101)去胶注入;2)将步骤1)中得到的处理过的构件表面上覆盖P型外延层(102),并热生长氧化层;3)将步骤2)中得到的构件进行二次光刻,光刻后,在P型外延层(102)的两端进行N型穿通区(103)扩散,并热生长氧化层;4)将步骤3)中得到的构件上表面生长介质层(107);5)在步骤4)中得到的构件上表面低温淀积一层多晶硅栅极(108);进行三次光刻,在P型外延层(102)的中间位置两边刻蚀出多晶栅极区(108);6)将步骤5)中得到的构件进行四次光刻,光刻后,进行n型漂移区(104)的注入;7)将步骤6)中得到的构件进行五次光刻,光刻后,进行P型体沟道区(105)的注入;8)将步骤7)中得到的构件进行六次光刻,光刻后,进行N型重掺源区(106)的注入;9)将步骤8)中得到的构件进行七次光刻,刻蚀出接触孔,所述接触孔位于P型体沟道区(105)内部,所述接触孔还位于N型重掺源区(106)之间;将接触孔位置进行离子注入,形成P型重掺杂区(111);10)将介质层(107)和多晶栅极区(108)的上方覆盖金属前...
【专利技术属性】
技术研发人员:刘建,刘青,税国华,张剑乔,陈文锁,
申请(专利权)人:重庆中科渝芯电子有限公司,
类型:发明
国别省市:重庆;50
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。