本发明专利技术提供一种半导体存储装置以及数据处理方法，兼顾局部页面编程与数据加扰，使可靠性提高。在本发明专利技术的半导体存储装置中，当对同一页面连续编程n次数据时，生成识别信息与编程信息，且将经加扰的数据、识别信息及编程信息编程至存储器阵列所选择的页面，所述识别信息表示对基于所输入的地址信息而选择的页面编程数据时的存储位置，所述编程信息用于识别由该识别信息所规定的存储区域为经编程的。
【技术实现步骤摘要】
专利技术涉及一种与非(Not AND，NAND)型快闪存储器(flash memory)等半导体存储装置，尤其涉及NAND型快闪存储器中的数据(data)加扰(scramble)的半导体存储装置以及数据处理方法。
技术介绍
NAND型快闪存储器具有包含多个区块的存储器阵列，在1个区块中，形成将多个存储胞元串联连接而成的NAND串(string)。典型的是，数据的读出或编程是以页面为单位来进行，数据的抹除是以区块为单位来进行。专利文献1公开了使NAND型快闪存储器的动作可靠性提高的数据的写入方法。该写入方法是：基于字线的地址来选择加扰方式，按照所选择的加扰方式来对要写入的数据进行加扰，并将经加扰的数据写入至对应的页面。NAND型快闪存储器的存储胞元包含N型的金属氧化物半导体(Metal Oxide Semiconductor，MOS)结构，该N型的MOS结构具备浮动栅极(电荷蓄积层)与控制栅极。当在浮动栅极蓄积电子时，存储胞元的阈值偏移至正方向，该状态为数据“0”。另一方面，当从浮动栅极放出电子时，阈值偏移至负方向，该状态为数据“1”。当统一抹除区块时，该区块内的所有存储胞元为数据“1”。在此种快闪存储器中，当反复进行编程(写入)或抹除时，依存于数据的可靠性有可能发生恶化。例如，在进行编程时，数据“0”的比例压倒性地多于数据“1”的情况，或者与此相反地，数据“1”的比例压倒性地多于数据“0”的情况。由于存储胞元的微细化、高集成化，存储胞元间的距离变短，邻接的存储胞元可能处在电容耦合而相互干涉的状况。若围绕1个存储胞元的周边存储胞元全部为数据“0”，则在中心的存储胞元，周边存储胞元的电荷产生影响，从而与全部为数据“1”的情况相比，阈值变高。进而，数据“0”或数据“1”的不均匀因读出数据时的源极线电压的浮动电压的差异，也很有可能对读出
放大器的特性造成不良影响。因此，从可靠性的观点来看，数据“0”与数据“1”的比例理想的是约为0.5。作为实现此比例的1个方法，有数据加扰方案(scheme)。即，对于要编程的数据，使用乱数来进行加扰，并将加扰后的数据编程至存储器阵列。对于加扰，例如可将要编程的地址用于种子(seeds)而对每个地址改变乱数，由此可在存储器阵列的行方向及列方向上随机地配置数据“0”与数据“1”。而且，在读出动作中，通过利用对从存储器阵列读出的数据进行加扰时的乱数来进行解扰，从而将经加扰的数据转换成原始数据。在NAND型快闪存储器，抹除数据后的存储胞元为数据“1”，在抹除后的读出动作时，例如必须输出数据“FFh”。因此，在NAND型快闪存储器中使用数据加扰的情况下，必须禁止解扰，以使抹除后的数据全部为“1”。另一方面，尽管在概率上非常小，但有时通过数据加扰而编程的数据全部为“1”。在读出此种数据的情况下，必须进行解扰。由于此种限制，在NAND型快闪存储器，在存储器阵列的冗余区域等中，设置有标记位元(flag bit)，该标记位元用于判定该页面是被抹除的状态，抑或是被编程的状态。标记位元在包含该页面的区块被抹除时，为数据“1”，在该页面被编程时，变更为数据“0”。图1(A)是编程动作时的流程，图1(B)是读出动作时的流程。首先，在编程动作，从外部的控制器接收编程命令(S10)，然后，接收地址及要编程的数据(S12)。对所接收的数据进行加扰(S14)，进而，将标记由数据“1”变更为“0”，以表示所选择的页面已被编程(S16)。接下来，将经加扰的数据及标记编程至所选择的页面(S18)。在读出动作，当从外部的控制器输入读出命令及地址时(S20)，从存储器阵列的所选择的页面读出数据(S22)，接下来，进行标记的判定(S24)。若标记为“0”，则暂且视为所有的数据为“1”，由于该数据是经编程的数据，因此对所读出的数据进行解扰(S26)，转换成原始数据并输出(S28)。另一方面，若标记为“1”，则读出的数据为抹除后的数据，因此不进行解扰处理而直接输出数据(S28)。此处，在NAND型快闪存储器，能够执行对同一页面连续编程n次(n为2以上的自然数)数据的功能(以下，为了方便而称作局部页面编程(partial page program))。若进一步推进存储胞元的高集成化，则1个页面的大小也
将增加，有时编程的数据量不满1页面的大小。若对同一页面只能编程1次数据，则各页面的利用效率将下降，相反地，若在1页面上存在可编程的多个数据时，必须将这些数据编程至多个页面，若如此，则编程所需的时间将大幅增加。另一方面，对同一页面连续编程n次，意味着将对该页面施加n次高的编程电压，因此编程的次数存在限制。例如，若n＝4，则能够对同一页面连续编程4次数据。以后，将通过局部页面编程而编程至同一页面的数据称作局部数据。局部页面编程例如是从外部的控制器收到编程命令后，接收行地址Ax及列地址Ay1，接下来，接收局部数据D1，当紧跟着收到完成命令时，开始局部数据的编程。即，以根据行地址Ax所选择的页面的列地址Ay1为先头来编程局部数据D1，在此期间，NAND快闪存储器将用于禁止存取的忙碌信号输出至外部控制器，在存取禁止被解除的时刻，将备妥信号输出至外部控制器。外部控制器在收到备妥信号时，为了对下个局部数据进行编程，与所述同样地再次将编程命令、列地址Ay2、局部数据D2及完成命令发送至NAND快闪存储器，NAND快闪存储器以同一页面的列地址Ay2为先头来编程局部数据D2。将此种处理反复进行n次，结果，在1个页面上编程n个局部数据D1、D2、…、Dn。在可执行此种局部页面编程的NAND型快闪存储器中，当采用数据加扰方案(scheme)时，必须判定页面内的局部数据是经编程的，抑或是被抹除的。通过局部页面编程而编程的局部数据的大小并不固定而为可变的，因此若不判明局部数据的边界，便无法适当地执行数据加扰。
技术实现思路
本专利技术的目的在于，解决此类现有问题，提供一种实现局部页面编程及数据加扰的兼顾，且使可靠性提高的半导体存储装置以及数据处理方法。本专利技术的数据处理方法是具有NAND型存储器阵列的半导体存储装置中的数据处理方法，所述NAND型存储器阵列是由多个存储胞元串联连接而成，所述数据处理方法包括：生成步骤，当对存储器阵列的同一页面连续编程n次数据时，生成识别信息与编程信息，所述识别信息对将数据编程至基于所输入的地址信息而选择的页面时的存储区域进行识别，所述编程信息表示所
述存储区域是否为经编程的区域，其中n为2以上的自然数；加扰步骤，对所述数据进行加扰；以及编程步骤，将经加扰的数据、所述识别信息及所述编程信息编程至选择的所述页面。本专利技术的半导体存储装置包括：NAND型的存储器阵列，由多个存储胞元串联连接而成；选择部件，基于所输入的地址信息来选择所述存储器阵列的页面；生成部件，当对所述存储器阵列的同一页面连续编程n次数据时，生成识别信息与编程信息，所述识别信息对将所输入的数据编程至由所述选择部件所选择的页面时的存储区域进行识别，所述编程信息表示所述存储区域是否为经编程的区域，其中n为2以上的自然数；加扰部件，对所输入的要编程的数据进行加扰；以及编程部件，将经加扰的所述数据、所述识别信息及所述编程信息编程至由所述选择部本文档来自技高网...
【技术保护点】
一种数据处理方法，其特征在于，具有与非型存储器阵列的半导体存储装置的数据处理方法，所述与非型存储器阵列是由多个存储胞元串联连接而成，所述数据处理方法包括：生成步骤，当对存储器阵列的同一页面连续编程n次数据时，生成识别信息与编程信息，所述识别信息对将数据编程至基在所输入的地址信息而选择的页面时的存储区域进行识别，所述编程信息表示所述存储区域是否为经编程的区域，其中n为2以上的自然数；加扰步骤，对所述数据进行加扰；以及编程步骤，将经加扰的数据、所述识别信息及所述编程信息编程至选择的所述页面。
【技术特征摘要】
2015.03.27 JP 2015-0654251.一种数据处理方法，其特征在于，具有与非型存储器阵列的半导体存储装置的数据处理方法，所述与非型存储器阵列是由多个存储胞元串联连接而成，所述数据处理方法包括：生成步骤，当对存储器阵列的同一页面连续编程n次数据时，生成识别信息与编程信息，所述识别信息对将数据编程至基在所输入的地址信息而选择的页面时的存储区域进行识别，所述编程信息表示所述存储区域是否为经编程的区域，其中n为2以上的自然数；加扰步骤，对所述数据进行加扰；以及编程步骤，将经加扰的数据、所述识别信息及所述编程信息编程至选择的所述页面。2.根据权利要求1所述的数据处理方法，其特征在于，所述的生成步骤在对同一页面连续编程n次数据时，生成n个识别信息及n个存储区域的编程信息。3.根据权利要求1或权利要求2所述的数据处理方法，其特征在于，所述的编程步骤是将由页面缓冲器所保持的经加扰的数据、所述识别信息及所述编程信息编程至选择的所述页面。4.根据权利要求1或权利要求2所述的数据处理方法，其特征在于，所述的生成步骤包括基于所述数据的输入次数及大小来生成所述识别信息。5.根据权利要求1或权利要求2所述的数据处理方法，其特征在于，所述的生成步骤包括基于所述数据的输入次数及所输入的地址信息来生成所述识别信息。6.根据权利要求1或权利要求2所述的数据处理方法，其特征在于，所述的识别信息包含对数据进行编程时的存储区域的最终地址。7.根据权利要求1或权利要求2所述的数据处理方法，其特征在于，还包括：判定步骤，当从选择的所述页面读出数据时，基于所述识别信息及所述编程信息，判定所读出的数据是经编程的数据还是被抹除的数据。8.根据权利要求7所述的数据处理方法，其特...
【专利技术属性】
技术研发人员：须藤直昭，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。