集成电路器件及其制造方法技术

本发明专利技术提供了一种集成电路器件，该集成电路器件包括：衬底；第一鳍式有源区域和第二鳍式有源区域，它们在衬底上在第一方向上延伸；衬底上的第一栅线和第二栅线，它们在与第一方向交叉的第二方向上延伸；以及第一接触结构和第二接触结构。第一栅线和第二栅线分别与第一鳍式有源区域和第二鳍式有源区域交叉。第一接触结构位于第一栅线一侧的第一鳍式有源区域上并且接触第一栅线。第二接触结构位于第二栅线一侧的第二鳍式有源区域上。第一接触结构包括包含金属硅化物的第一下接触部分以及第一下接触部分上的第一上接触部分。第二接触结构包括包含金属硅化物的第二下接触部分以及第二下接触部分上的第二上接触部分。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年3月25日在韩国知识产权局提交的韩国专利申请No.10-2015-0041644的优先权，该申请的公开以引用方式全文并入本文中。
本公开涉及一种集成电路器件和/或其制造方法，并且更具体地说，涉及一种包括鳍场效应晶体管(FinFET)的集成电路器件和/或其制造方法。
技术介绍
对于高速电子装置而言，已经使电子装置中的半导体器件小型化。提出FinFET作为半导体小型化技术的一个示例。在FinFET中，栅极可形成在从衬底突出的鳍上，以使得鳍用作三维沟道。
技术实现思路
本公开涉及一种具有提高的集成密度和性能的集成电路器件。本公开涉及一种制造集成电路器件的方法。根据示例实施例，一种集成电路器件包括衬底、在衬底上彼此间隔开的第一鳍式有源区域和第二鳍式有源区域、衬底上的第一栅线和第二栅线、第一鳍式有源区域上的第一接触结构以及第二鳍式有源区域上的第二接触结构。第一鳍式有源区域和第二鳍式有源区域在第一方向上延伸。第一栅线和第二栅线在与第一方向交叉的第二方向上延伸。第一栅线和第二栅线分别与第一鳍式有源区域和第二鳍式有源区域交叉。第一接触结构在第一栅线的一侧。第一接触结构接触第一栅线。第二接触结构在第二栅线的一侧。第一接触结构包括第一下接
触部分以及位于第一下接触部分上的第一上接触部分。第一下接触部分包括金属硅化物。第二接触结构包括第二下接触部分以及位于第二下接触部分上的第二上接触部分。第二下接触部分包括金属硅化物。在示例实施例中，第一上接触部分可接触第一栅线的上表面。在示例实施例中，第一下接触部分可在第二方向上延伸。在示例实施例中，第一鳍式有源区域和第二鳍式有源区域可在垂直于衬底的主表面的方向上从衬底突出。第一下接触部分可延伸以覆盖第一鳍式有源区域的侧壁和上表面。第一下接触部分可延伸以覆盖第二鳍式有源区域的侧壁和上表面。在示例实施例中，第一上接触部分在第一方向上的宽度可大于第二上接触部分在第一方向上的宽度。在示例实施例中，第一栅线的接触第一上接触部分的那部分可为伪栅极。在示例实施例中，第一栅线的接触第一上接触部分的那部分可与第一鳍式有源区域的侧壁竖直地重叠。在示例实施例中，第一上接触部分可包括第一部分和第二部分。第一上接触部分的第一部分可接触第一下接触部分。第一上接触部分的第二部分可从第一部分的一侧向下突出并且可接触第一栅线。在示例实施例中，第一上接触部分的第二部分的底表面可比第一下接触部分的上表面更低。在示例实施例中，第一下接触部分的上表面可比第一栅线的上表面更高。在示例实施例中，第一接触结构还可包括包围第一下接触部分的侧壁和底表面的第一下阻挡层。第二接触结构还可包括包围第二下接触部分的侧壁和底表面的第二下阻挡层。在示例实施例中，第一鳍式有源区域可包括布置为彼此分离开的一对PMOS有源区域。第二鳍式有源区域可包括一对NMOS有源区域。所述一对PMOS有源区域可位于所述一对NMOS有源区域之间。在示例实施例中，所述一对PMOS有源区域之间的第一距离可实质上等于所述一对PMOS有源区域之一与邻近于所述一对PMOS有源区
域之一的所述一对NMOS有源区域之一之间的第二距离。在示例实施例中，第一鳍式有源区域可包括一对PMOS有源区域。第二鳍式有源区域可包括两对NMOS有源区域。所述两对NMOS有源区域中的各对布置在所述一对PMOS有源区域的两侧中的每一侧。在示例实施例中，所述一对PMOS有源区域之间的第一距离可实质上等于所述一对PMOS有源区域之一与邻近于所述一对PMOS有源区域之一的所述两对NMOS有源区域之一之间的第二距离。在示例实施例中，所述一对PMOS有源区域之间的第一距离可大于所述两对NMOS有源区域中的一对NMOS有源区域之间的第三距离。根据示例实施例，一种集成电路器件包括衬底和位于衬底上的静态随机存取存储器阵列。静态随机存取存储器阵列包括多个静态随机存取存储器单元。所述静态随机存取存储器阵列包括：多个第一鳍式有源区域和多个第二鳍式有源区域，它们在衬底上并且在第一方向上延伸；第一栅线和第二栅线，它们在衬底上并且在与第一方向交叉的第二方向上延伸；以及在第一栅线的一侧位于所述多个第一鳍式有源区域之一上的第一接触结构和在第二栅线的一侧位于所述多个第二鳍式有源区域之一上的第二接触结构。第一栅线和第二栅线分别与所述多个第一鳍式有源区域和所述多个第二鳍式有源区域交叉。第一接触结构包括：位于所述多个第一鳍式有源区域上的第一下接触部分；和位于第一下接触部分上的第一上接触部分，以及包围第一下接触部分的侧壁的第一下阻挡层。第一上接触部分接触第一栅线的一部分。在示例实施例中，第一下接触部分可包括金属硅化物。在示例实施例中，第二接触结构可包括：位于所述多个第二鳍式有源区域上的第二下接触部分，和位于第二下接触部分上的第二上接触部分。可形成第二上接触部分，以使得第二上接触部分不接触第一栅线或第二栅线。第一下接触部分的上表面的高度可实质上等于第二下接触部分的上表面的高度。在示例实施例中，第二下接触部分可在第二方向上延伸。第二下接触部分可接触所述多个第二鳍式有源区域。在示例实施例中，第一栅线的多个部分可与所述多个第一鳍式
有源区域交叉。第一栅线的所述多个部分可位于所述多个第一鳍式有源区域的侧壁上，并且可形成伪晶体管。在示例实施例中，静态随机存取存储器阵列可包括多个反相器。所述反相器中的每一个可包括上拉晶体管和下拉晶体管，多个传输晶体管分别连接至所述多个反相器的输出节点，第一栅线由上拉晶体管和下拉晶体管共享，并且第二栅线由选自所述多个传输晶体管中的两个传输晶体管共享。在示例实施例中，所述静态随机存取存储器阵列可包括多个NMOS晶体管和多个PMOS晶体管。第二栅线可由所述多个NMOS晶体管中的两个NMOS晶体管共享。在示例实施例中，所述静态随机存取存储器阵列可包括多个NMOS晶体管和多个PMOS晶体管。第一栅线可由具有不同导电类型的沟道的两个晶体管共享。所述两个晶体管可为所述多个NMOS晶体管和所述多个PMOS晶体管中的一部分。根据示例实施例，一种制造集成电路器件的方法包括：在衬底上形成第一鳍式有源区域和第二鳍式有源区域，第一鳍式有源区域和第二鳍式有源区域在平行于衬底的主表面的第一方向上延伸；分别在第一鳍式有源区域和第二鳍式有源区域上形成第一栅线和第二栅线，第一栅线和第二栅线在与第一方向交叉的第二方向上延伸，第一栅线与第一鳍式有源区域交叉，并且第二栅线与第二鳍式有源区域交叉；以及在第一栅线的一侧在第一鳍式有源区域上形成第一接触结构并在第二栅线的一侧在第二鳍式有源区域上形成第二接触结构。第一接触结构和第二接触结构各自包括金属硅化物。在示例实施例中，形成第一接触结构和形成第二接触结构的步骤可包括：在第一开口和第二开口的内壁和底部上形成第一下阻挡层和第二下阻挡层；以及在第一下阻挡层和第二下阻挡层上形成填充第一开口和第二开口的第一下接触部分和第二下接触部分。在示例实施例中，所述方法还可包括：在绝缘夹层上形成蚀刻停止层和第二绝缘夹层，以及形成穿过蚀刻停止层和第二绝缘夹层的第三开口。绝缘夹层可为第一绝缘夹层。第三开口可暴露出第一栅线
的上表面和第一下接触部分的上表面的本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：衬底；第一鳍式有源区域和第二鳍式有源区域，所述第一鳍式有源区域和第二鳍式有源区域在衬底上彼此间隔开，第一鳍式有源区域和第二鳍式有源区域在第一方向上延伸；位于衬底上的第一栅线和第二栅线，第一栅线和第二栅线在与第一方向交叉的第二方向上直线延伸，并且第一栅线和第二栅线分别与第一鳍式有源区域和第二鳍式有源区域交叉；位于第一鳍式有源区域上的第一接触结构，所述第一接触结构在第一栅线的一侧，所述第一接触结构接触第一栅线，所述第一接触结构包括第一下接触部分以及第一下接触部分上的第一上接触部分，第一下接触部分包括金属硅化物；以及位于第二鳍式有源区域上的第二接触结构，所述第二接触结构在第二栅线的一侧，所述第二接触结构包括第二下接触部分以及位于第二下接触部分上的第二上接触部分，并且所述第二下接触部分包括金属硅化物。

【技术特征摘要】
2015.03.25 KR 10-2015-00416441.一种集成电路器件，包括：衬底；第一鳍式有源区域和第二鳍式有源区域，所述第一鳍式有源区域和第二鳍式有源区域在衬底上彼此间隔开，第一鳍式有源区域和第二鳍式有源区域在第一方向上延伸；位于衬底上的第一栅线和第二栅线，第一栅线和第二栅线在与第一方向交叉的第二方向上直线延伸，并且第一栅线和第二栅线分别与第一鳍式有源区域和第二鳍式有源区域交叉；位于第一鳍式有源区域上的第一接触结构，所述第一接触结构在第一栅线的一侧，所述第一接触结构接触第一栅线，所述第一接触结构包括第一下接触部分以及第一下接触部分上的第一上接触部分，第一下接触部分包括金属硅化物；以及位于第二鳍式有源区域上的第二接触结构，所述第二接触结构在第二栅线的一侧，所述第二接触结构包括第二下接触部分以及位于第二下接触部分上的第二上接触部分，并且所述第二下接触部分包括金属硅化物。2.根据权利要求1所述的集成电路器件，其中，第一上接触部分接触第一栅线的上表面。3.根据权利要求1所述的集成电路器件，其中，第一鳍式有源区域和第二鳍式有源区域在垂直于衬底的主表面的方向上从衬底突出，第一下接触部分延伸以覆盖第一鳍式有源区域的侧壁和上表面，并且第一下接触部分延伸以覆盖第二鳍式有源区域的侧壁和上表面。4.根据权利要求1所述的集成电路器件，其中，第一上接触部分在第一方向上的宽度大于第二上接触部分在第一方向上的宽度。5.根据权利要求1所述的集成电路器件，其中，第一栅线的接触第一上接触部分的那部分是伪栅极。6.根据权利要求1所述的集成电路器件，其中，第一栅线的接触第一上接触部分的那部分与第一鳍式有源区域的侧壁竖直地重叠。7.根据权利要求1所述的集成电路器件，其中，第一上接触部分包括第一部分和第二部分，第一上接触部分的第一部分接触第一下接触部分，并且第一上接触部分的第二部分从第一部分的一侧向下突出并且接触第一栅线。8.根据权利要求7所述的集成电路器件，其中，第一上接触部分的第二部分的底表面比第一下接触部分的上表面更低。9.根据权利要求1所述的集成电路器件，其中，第一下接触部分的上表面比第一栅线的上表面更高。10.根据权利要求1所述的集成电路器件，其中，第一接触结构还包括包围第一下接触部分的侧壁和底表面的第一下阻挡层，并且第二接触结构还包括包围第二下接触部分的侧壁和底表面的第二下阻挡层。11.根据权利要求1所述的集成电路器件，其中，第一鳍式有源区域包括布置为彼此分离开的一对PMOS有源区域，第二鳍式有源区域包括一对NMOS有源区域，并且所述一对PMOS有源区域在所述一对NMOS有源区域之间。12.根据权利要求11所述的集成电路器件，其中，所述一对PMOS有源区域之间的第一距离实质上等于所述一对PMOS有源区域之一与邻近于所述一对PMOS有源区域之一的所述一对NMOS有源区域之
\t一之间的第二距离。13.根据权利要求1所述的集成电路器件，其中，第一鳍式有源区域包括一对PMOS有源区域，第二鳍式有源区域包括两对NMOS有源区域，并且所述两对NMOS有源区域的各对布置在所述一对PMOS有源区域的两侧中的每一侧。14.一种集成电路器件，包括：衬底；位于衬底上的静态随机存取存储器阵列，所述静态随机存取存储器阵列包括多个静态随机存取存储器单元，所述静态随机存取存储器阵列包括：多个第一鳍式有源区域和多个第二鳍式有源区域，它们在衬底上并且在第一方向上延伸，第一栅线和第二栅线，它们在衬底上并且在与第一方向交叉的第二方向上延伸，第一栅线和第二栅线分别与所述多个第一鳍式有源区域和所述多个第二鳍式有源区域交叉，以及在第一栅线的一侧位于所述多个第一鳍式有源区域之一上的第一...

【专利技术属性】
技术研发人员：郑在烨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR