具有用于同步整流控制器的预测机制的系统和方法技术方案

本文公开了具有用于同步整流控制器的预测机制的系统和方法。用于调节电源变换器的系统控制器和方法。例如，系统控制器包括第一控制器端子以及第二控制器端子。系统控制器被配置为：在第一控制器端子处接收输入信号；至少部分地基于输入信号，生成驱动信号；以及在第二控制器端子处向开关输出驱动信号以影响与电源变换器的次级绕组相关联的电流。系统控制器还被配置为：至少部分地基于输入信号，检测与次级绕组相关联的退磁时段的第一持续时间；至少部分地基于第一持续时间，确定用于驱动信号的时段的第二持续时间；以及在整个时段期间保持驱动信号处于第一逻辑电平。

【技术实现步骤摘要】

本专利技术的某些实施例涉及集成电路。更具体地，本专利技术的一些实施例提供了具有用于同步整流控制器的预测机制的系统和方法。仅通过示例的方式，本专利技术的一些实施例已被应用于在连续导通模式下运行的电源变换器。但应认识到，本专利技术具有更广泛的适用范围。
技术介绍
常规的次级侧同步整流(SR)控制器常常被用作电源变换系统的一部分。这些常规的电源变换系统一般需要支持多种操作模式。操作模式包括断续导通模式(DCM)、准谐振模式(QR)和连续导通模式(CCM)。图1是示出了具有常规次级侧同步整流(SR)控制器的常规反激式电源变换系统的简图。电源变换系统100(例如，电源变换器)包括电磁干扰(EMI)滤波器101、整流桥102、电容器103和107、电阻器105和106、二极管109、初级绕组112、次级绕组114、初级侧脉宽调制(PWM)控制器120、次级侧同步整流(SR)控制器130、初级侧开关142(例如，晶体管)、次级侧开关144(例如，晶体管)、输出阻性负载152、和输出容性负载154。初级侧PWM控制器120生成驱动信号121。驱动信号121由开关142(例如，晶体管)接收并且被用于闭合或断开开关142(例如，接通或关断晶体管)以影响流经初级绕组112的电流141。此外，次级侧SR控制器130包括控制器端子138和139。次级侧SR控制器130在控制器端子138处接收来自晶体管144(例如，MOSFET晶体管)的漏极端子的信号131(例如，Vd)，生成驱动信号137(例如，Vg)，并且在控制器端子139处向晶体管144输出驱动信号137。驱动信号137被晶体管144的栅极端子接收并且被用于接通或关断晶体管144以影响流经次级绕组114的电流
146。如图1中所示，次级侧SR控制器130包括漏极电压检测器132、逻辑控制器134、和栅极驱动器136。漏极电压检测器132从晶体管144的漏极端子接收信号131(例如，Vd)，检测接收到的信号131，并且生成检测信号133。检测信号133被逻辑控制器134接收，作为响应，该逻辑控制器134生成控制信号135。栅极驱动器136接收控制信号135并输出驱动信号137(例如，Vg)到晶体管144的栅极端子。驱动信号137(例如，Vg)是至少部分地基于检测到的信号131(例如，Vd)而生成的，并且被用于接通或关断晶体管144。如果驱动信号137处于逻辑高电平，则晶体管144被接通，而如果驱动信号137处于逻辑低电平，则晶体管144被关断。图2是示出了电源变换系统100的次级侧同步整流控制器130的某些常规组件的简图。漏极电压检测器132包括比较器210和220。比较器210接收信号131(例如，Vd)和阈值信号212(例如，Vth_on)并生成比较信号214。比较器220接收信号131(例如，Vd)和阈值信号222(例如，Vth_off)并生成比较信号224。检测信号133包括比较信号214和224。如图1和图2中所示，当电源变换系统100在DCM模式或者QR模式下操作时，如果检测到的信号131(例如，Vd)降至低于阈值信号212(例如，Vth_on)并且比较信号214从逻辑低电平变为逻辑高电平，则驱动信号137从逻辑低电平变为逻辑高电平并且晶体管144从被关断变为被接通。另外，当电源变换系统100在DCM模式或者QR模式下操作时，如果检测到的信号131(例如，Vd)升至高于阈值信号222(例如，Vth_off)并且比较信号224从逻辑高电平变为逻辑低电平，则驱动信号137从逻辑高电平变为逻辑低电平并且晶体管144从被接通变为被关断。例如，阈值信号222(例如，Vth_off)接近0V(例如，等于-15mV)，所以在退磁时段的结尾处当流经次级绕组114的次级电流116在量值上变得足够小时，检测到的信号131(例如，Vd)升至高于阈值信号222(例如，Vth_off)并且比较信号224从逻辑高电平变为逻辑低电平。在
另一示例中，当电源变换系统100在DCM模式或者QR模式下操作时，在晶体管142变得被接通之前，晶体管144变得被关断。然而，常规的具有次级侧同步整流控制器的电源变换系统会经历显著的可靠性问题。因而，高度期望改进与次级侧同步整流控制器有关的技术。
技术实现思路
本专利技术的某些实施例涉及集成电路。更具体地，本专利技术的一些实施例提供了具有用于同步整流控制器的预测机制的系统和方法。仅通过示例的方式，本专利技术的一些实施例已被应用于在连续导通模式下运行的电源变换器。但应认识到，本专利技术具有更广泛的适用范围。根据一个实施例，一种用于调节电源变换器的系统控制器，系统控制器包括：第一控制器端子；以及第二控制器端子。系统控制器被配置为：在第一控制器端子处接收输入信号；至少部分地基于输入信号，生成驱动信号；以及在第二控制器端子处向开关输出驱动信号以影响与电源变换器的次级绕组相关联的电流。系统控制器还被配置为：至少部分地基于输入信号，检测与次级绕组相关联的退磁时段的第一持续时间；至少部分地基于第一持续时间，确定用于驱动信号的时段的第二持续时间；以及在整个时段期间保持驱动信号处于第一逻辑电平以保持开关在整个时段期间是闭合的。退磁时段包括第一开始和第一结束，并且时段包括第二开始和第二结束。第二结束在第一结束之后。根据另一实施例，一种用于调节电源变换器的系统控制器，系统控制器包括：第一控制器端子；以及第二控制器端子。系统控制器被配置为：在第一控制器端子处接收输入信号；至少部分地基于输入信号，生成第一驱动信号；以及在第二控制器端子处向第一开关输出第一驱动信号以影响与电源变换器的次级绕组相关联的第一电流。系统控制器还被配置为：至少部分地基于输入信号，检测用于第二驱动信号的第一时段的第一持续时间；至少部分地基于输入信号，检测与次级绕组相关联的退磁时段的退磁持续时间；至少部分地基于输入信号，检测用于第二驱动信号的第二时段
的第二持续时间；至少部分地基于第一持续时间、退磁持续时间和第二持续时间，确定用于第一驱动信号的第三时段的第三持续时间；以及在整个第三时段期间保持第一驱动信号处于第一逻辑电平以保持第一开关在整个第三时段期间是闭合的。第二驱动信号被输出至第二开关以影响与电源变换器的初级绕组相关联的第二电流。初级绕组被耦合至次级绕组。第一时段包括第一开始和第一结束，退磁时段包括第二开始和第二结束，第二时段包括第三开始和第三结束，并且第三时段包括第四开始和第四结束。第四结束在第一结束、第二结束和第三结束之后。第二开关从第一开始到第一结束是闭合的，第二开关从第一结束到第三开始是断开的，并且第二开关从第三开始到第三结束是闭合的。根据又一实施例，一种用于调节电源变换器的方法包括：接收输入信号；至少部分地基于输入信号，生成驱动信号；以及向开关输出驱动信号以影响与电源变换器的次级绕组相关联的电流。中至少部分地基于输入信号生成驱动信号包括：至少部分地基于输入信号，检测与次级绕组相关联的退磁时段的第一持续时间；至少部分地基于第一持续时间，确定用于驱动信号的时段的第二持续时间；以及在整个时段期间保持驱动信号处于第一逻辑电平以保持开关在整个时段期间是闭合的。退磁时段包括第一开始和第一结束，并且时段包本文档来自技高网...

【技术保护点】
一种用于调节电源变换器的系统控制器，所述系统控制器包括：第一控制器端子；以及第二控制器端子；其中所述系统控制器被配置为：在所述第一控制器端子处接收输入信号；至少部分地基于所述输入信号，生成驱动信号；以及在所述第二控制器端子处向开关输出所述驱动信号以影响与所述电源变换器的次级绕组相关联的电流，其中所述系统控制器还被配置为：至少部分地基于所述输入信号，检测与所述次级绕组相关联的退磁时段的第一持续时间，所述退磁时段包括第一开始和第一结束；至少部分地基于所述第一持续时间，确定用于所述驱动信号的时段的第二持续时间，所述时段包括第二开始和第二结束，所述第二结束在所述第一结束之后；以及在整个所述时段期间保持所述驱动信号处于第一逻辑电平以保持所述开关在整个所述时段期间是闭合的。

【技术特征摘要】
1.一种用于调节电源变换器的系统控制器，所述系统控制器包括：第一控制器端子；以及第二控制器端子；其中所述系统控制器被配置为：在所述第一控制器端子处接收输入信号；至少部分地基于所述输入信号，生成驱动信号；以及在所述第二控制器端子处向开关输出所述驱动信号以影响与所述电源变换器的次级绕组相关联的电流，其中所述系统控制器还被配置为：至少部分地基于所述输入信号，检测与所述次级绕组相关联的退磁时段的第一持续时间，所述退磁时段包括第一开始和第一结束；至少部分地基于所述第一持续时间，确定用于所述驱动信号的时段的第二持续时间，所述时段包括第二开始和第二结束，所述第二结束在所述第一结束之后；以及在整个所述时段期间保持所述驱动信号处于第一逻辑电平以保持所述开关在整个所述时段期间是闭合的。2.如权利要求1所述的系统控制器，还被配置为确定所述时段的第二持续时间等于所述第一持续时间乘以一预定系数，所述预定系数大于0并且小于1。3.如权利要求1所述的系统控制器，其中所述第二开始在所述第一结束之后。4.如权利要求3所述的系统控制器，还被配置为保持所述驱动信号从所述第一结束到所述第二开始处于第二逻辑电平以保持所述开关从所述第一结束到所述第二开始是断开的。5.如权利要求4所述的系统控制器，其中：所述第一逻辑电平是逻辑高电平；并且所述第二逻辑电平是逻辑低电平。6.如权利要求1所述的系统控制器，其中所述开关包括晶体管，所述晶体管包括栅极端子、漏极端子、和源极端子。7.如权利要求6所述的系统控制器，还被配置为：在所述第一控制器端子处从所述晶体管的漏极端子接收所述输入信号；以及在所述第二控制器端子处向所述晶体管的栅极端子输出所述驱动信号以接通或关断所述晶体管，从而影响流经所述电源变换器的次级绕组的所述电流。8.如权利要求7所述的系统控制器，其中所述输入信号是表示所述漏极端子的漏极电压的电压信号。9.如权利要求1所述的系统控制器，还包括：退磁检测器，被配置为接收所述输入信号并且至少部分地基于所述输入信号，生成退磁信号；逻辑控制器，被配置为接收所述退磁信号并且至少部分地基于所述退磁信号，生成控制信号；以及驱动器，被配置为接收所述控制信号并且至少部分地基于所述控制信号，生成所述驱动信号；其中：所述退磁信号指示所述退磁时段的第一开始和所述退磁时段的第一结束；并且所述控制信号指示所述时段的第二结束。10.一种用于调节电源变换器的系统控制器，所述系统控制器包括：第一控制器端子；以及第二控制器端子；其中所述系统控制器被配置为：在所述第一控制器端子处接收输入信号；至少部分地基于所述输入信号，生成第一驱动信号；以及在所述第二控制器端子处向第一开关输出所述第一驱动信号以影响与所述电源变换器的次级绕组相关联的第一电流；其中所述系统控制器还被配置为：至少部分地基于所述输入信号，检测用于第二驱动信号的第一时段的第一持续时间，所述第二驱动信号被输出至第二开关以影响与所述电源变换器的初级绕组相关联的第二电流，所述初级绕组被耦合至所述次级绕组，所述第一时段包括第一开始和第一结束；至少部分地基于所述输入信号，检测与所述次级绕组相关联的退磁时段的退磁持续时间，所述退磁时段包括第二开始和第二结束；至少部分地基于所述输入信号，检测用于所述第二驱动信号的第二时段的第二持续时间，所述第二时段包括第三开始和第三结束；至少部分地基于所述第一持续时间、所述退磁持续时间和所述第二持续时间，确定用于所述第一驱动信号的第三时段的第三持续时间，所述第三时段包括第四开始和第四结束，所述第四结束在所述第一结束、所述第二结束和所述第三结束之后；以及在整个所述第三时段期间保持所述第一驱动信号处于第一逻辑电平以保持所述第一开关在整个所述第三时段期间是闭合的；其中：所述第二开关从所述第一开始到所述第一结束是闭合的；所述第二开关从所述第一结束到所述第三开始是断开的；并且所述第二开关从所述第三开始到所述第三结束是闭合的。11.如权利要求10所述的系统控制器，还被配置为：确定所述第一持续时间和所述第二持续时间是否满足一个或多个预定条件；以及至少部分地基于所述第一持续时间和所述第二持续时间是否满足所述一个或多个预定条件，确定所述第三时段的第三持续时间。12.如权利要求11所述的系统控制器，还被配置为：如果所述第二持续时间减去所述第一持续时间大于预定阈值，则确定所述第一持续时间和所述第二持续时间满足所述一个或多个预定条件。13.如权利要求12所述的系统控制器，还被配置为：如果所述第二持续时间减去所述第一持续时间小于所述预定阈值，则确定所述第一持续时
\t间和所述第二持续时间不满足所述一个或多个预定条件。14.如权利要求13所述的系统控制器，还被配置为：如果所述第一持续时间和所述第二持续时间被确定为满足所述一个或多个预定条件，则确定所述第三持续时间等于所述退磁持续时间乘以第一预定系数；其中所述第一预定系数大于0并且小于1。15.如权利要求14所述的系统控制器，还被配置为：如果所述第一持续时间和所述第二持续时间被确定为不满足所述一个或多个预定条件，则确定所述第三持续时间等于所述退磁持续时间乘以第二预定系数；其中：所述第二预定系数大于0并且小于1；并且所述第二预定系数不等于所述第一预定系数。16.如权利要求15所述的系统控制器，其中：所述预定阈值大于0；并且所述第二预定系数大于所述第一预定系数。17.如权利要求16所述的系统控制器，其中：所述第一预定系数大于0并且小于或等于0.5；并且所述第二预定系数大于0.5并且小于1。18.如权利要求10所述的系统控制器，其中：所述第一结束与所述第二开始处于同一时间；所述第二结束与所述第三开始处于同一时间；并且所述第三结束与所述第四开始处于同一时间。19.如权利要求10所述的系统控制器，还被配置为保持所述第一驱动信号从所述第二结束到所述第四开始处于第二逻辑电平以保持所述第一开关从所述第二结束到所述第四开始是断开的。20.如权利要求19所述的系统控制器，其中：所述第一逻辑电平是逻辑高电平；并且所述第二逻辑电平是逻辑低电平。21.如权利要求10所述的系统控制器，其中所述第一开关包括晶体管，所述晶体管包括栅极端子、漏极端子、和源极端子。22.如权利要求21所述的系统控制器，其中所述系统控制器还被配置为：在所述第一控制器端子处从所述晶体管的漏极端子接收所述输入信号；以及在所述第二控制器端子处向...

【专利技术属性】
技术研发人员：曹亚明，罗强，方烈义，
申请(专利权)人：昂宝电子上海有限公司，
类型：发明
国别省市：上海;31