当前位置: 首页 > 专利查询>英特尔公司专利>正文

穿体过孔形成技术制造技术

技术编号:13897100 阅读:148 留言:0更新日期:2016-10-25 05:00
公开了用于在半导体管芯中形成穿体过孔(TBV)的技术。根据某些实施例,使用所公开的技术提供的TBV包括基于聚合物的阻挡层和导电晶种层,其通过将导电油墨直接施加至阻挡层并随后原位固化它而形成。在某些实施例中,在固化之后,得到的晶种层可以是薄的、基本上共形的、导电的金属膜,在该金属膜上方可以沉积TBV的互连金属。在某些示例性情形下,聚酰亚胺、聚对二甲苯、苯并环丁烯(BCB)、和/或聚碳酸亚丙酯(PPC)阻挡层和基于纳米颗粒的或基于金属络合物的制剂的含有铜(Cu)和/或银(Ag)的油墨可以用于形成TBV。在某些实例中,所公开的技术可以用于解决与现有的基于物理气相沉积(PVD)的远后端(FBEOL)工艺相关联的显著的差的台阶覆盖、低运行率、和/或高成本问题。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
穿硅过孔(TSV)是从硅(Si)衬底(例如,硅晶圆/管芯)的上部表面穿过Si衬底到Si衬底的相对的下部表面的垂直电连接。通常,通过首先蚀刻Si衬底来形成TSV以限定从上部表面穿过到相对的下部表面的通孔。随后,沿着衬底中的通孔的一个或多个内部侧壁表面沉积电介质材料层,例如二氧化硅(SiO2)。最后,在通孔的剩余部分中沉积诸如铜(Cu)之类的导电材料,以提供在衬底的上部表面与下部表面之间的电连接。TSV可以用于互连单个芯片或多个管芯中的多个有源电路层(例如,叠置芯片),由此形成三维集成电路(3DIC)或其它三维封装体。附图说明图1A-图1C分别例示了根据本公开内容的实施例配置的穿体过孔(through-body-via)(TBV)的透视图、侧面横截面视图、和顶视图。图2是根据本公开内容的实施例的集成电路(IC)的横截面视图。图3是根据本公开内容的实施例的在其中形成TBV开口之后图2中的IC的横截面视图。图4是根据本公开内容的实施例的在去除任何剩余的经图案化的抗蚀剂层和硬掩模层并在形成阻挡层之后图3中的IC的横截面视图。图5是根据本公开内容的实施例的在图案化阻挡层之后图4中的IC的横截面视图。图6是根据本公开内容的实施例的在施加导电油墨之后图5中的IC的横截面视图。图7是根据本公开内容的实施例的在固化油墨层以形成导电晶种层并形成金属层之后图6中的IC的横截面视图。图8是根据本公开内容的实施例的在平坦化之后图7中的IC的横截面视图。图9是根据本公开内容的实施例的在形成一个或多个后端层和金属凸块层之后图8中的IC的横截面视图。图10是根据本公开内容的实施例的在沉积粘合剂层并与载体基板接合之后图9中的IC的横截面视图。图11是根据本公开内容的实施例的在使图10中的IC减薄之后图10中的IC的横截面视图。图12是根据本公开内容的实施例的在形成电介质层和抗蚀剂层之后图11中的IC的横截面视图。图13是根据本公开内容的实施例的在图案化电介质层之后图12中的IC的横截面视图。图14是根据本公开内容的实施例的在去除任何剩余的经图案化的抗蚀剂层并形成阻挡层/粘合剂层、一个或多个再分布层(RDL)、电介质层、以及表面精整层(surface finish layer)之后图13中的IC的横截面视图。图15是根据本公开内容的实施例的在将载体基板去接合之后图14中的IC的横截面视图。图16例示了借助于根据示例性实施例使用所公开的技术所形成的集成电路结构或设备来实现的计算系统。通过阅读以下具体实施方式,结合本文中所描述的附图,将更好地理解本实施例的这些特征和其它特征。在附图中,在各附图中例示的每个相同或接近相同的部件可以用类似的附图标记来表示。为了清楚起见,在每幅附图中可能未标记每个部件。此外,如将意识到的,附图不必按比例绘制或旨在将所描述的实施例限于所示出的特定配置。例如,尽管某些附图通常指示直线、直角、和平滑表面,但是考虑到制造工艺的真实世界限制,所公开的技术的实际实施方式可能具有不够完美的直线、直角等等,并且某些特征可能具有表面拓扑结构或者以其它方式是非平滑的。简言之,附图仅被提供用于示出示例性结构。具体实施方式公开了用于在半导体管芯中形成穿体过孔(TBV)的技术。根据某些实施例,使用所公开的技术提供的TBV包括基于聚合物的阻挡层以及通过
将导电油墨直接施加至阻挡层并随后原位固化它而形成的导电晶种层。在某些实施例中,在固化之后,得到的晶种层可以是薄的、基本上共形的、导电的金属膜,在该金属膜上方,可以沉积TBV的互连金属。在某些示例性情形下,聚酰亚胺、聚对二甲苯、苯并环丁烯(BCB)、和/或聚碳酸亚丙酯(PPC)阻挡层和基于纳米颗粒的或基于金属络合物的制剂(formulation)的含有铜(Cu)和/或银(Ag)的油墨可以用于形成TBV。在某些实例中,所公开的技术可以用于解决与现有的基于物理气相沉积(PVD)的远后端(far-back-end-of-line)(FBEOL)工艺相关联的显著的差的台阶覆盖、低运行率、和/或高成本问题。根据本公开内容,许多配置和变型将是显而易见的。概述在现有的用于制造远后端铜(Cu)过孔的工艺中,使用物理气相沉积(PVD)技术将导电的晶种层膜沉积到钛(Ti)或钽(Ta)阻挡膜上。然而,PVD提供了在高纵横比特征之上的所沉积的膜的差的台阶覆盖。因此,通常需要沉积这些材料的非常厚的层,以便实现甚至最低限度地可接受的侧壁覆盖,并且这转而使得PVD阻挡体和晶种层沉积的运行率非常低并使得制造成本非常高。此外,必须要小心以使得在这些沉积工艺期间不会堵塞这些特征的开口。工艺继续缩放将趋向于使这些复杂性加剧。当前,不存在针对关于远后端(FBEOL)硅处理中的PVD晶种层沉积的这些问题的已知解决方案。因此,并根据本公开内容的某些实施例,公开了用于在半导体管芯中形成穿体过孔(TBV)的技术。根据某些实施例,使用所公开的技术提供的TBV包括基于聚合物的阻挡层以及通过将导电油墨直接施加到阻挡层并随后原位固化它而形成的导电晶种层。在某些实施例中,在固化之后,得到的晶种层可以是薄的、基本上共形的、导电金属膜,在该导电金属膜上方,可以沉积TBV的互连金属。在某些示例性情形下,基于纳米颗粒或基于金属络合物的制剂的聚酰亚胺、聚对二甲苯、苯并环丁烯(BCB)、和/或聚碳酸亚丙酯(PPC)阻挡层和含有铜(Cu)和/或银(Ag)的油墨可以用于形成TBV。在某些实例中,所公开的技术可以用于解决与现有的基于物理气相沉积(PVD)的远后端(FBEOL)工艺相关联的显著的差的台阶
覆盖、低运行率、和/或高成本问题。如本文中所描述地进行配置的TBV可以延伸穿过主管芯的本体,以使得其端子可在其上部表面和/或下部表面上获得。因此,在某些情形下,根据某些实施例,主管芯可以与另一管芯电连接以提供管芯叠置体或其它三维集成电路(3D IC)。例如,在某些情形下,如本文中所描述地进行配置的TBV可以通过其一个或多个再分布层(RDL)与主管芯叠置体的其它电路部件电连接。在某些其它情形下,所公开的TBV可以例如使用主管芯叠置体的有源金属层来进行电连接。在某些实例中,如本文中所描述地进行配置的TBV可以例如用于将第一管芯的有源前侧上的一个或多个互连层与第二、相邻管芯的有源前侧上的一个或多个互连层电连接。鉴于本公开内容,许多适当的配置将是显而易见的。此外,根据某些实施例,例如通过对具有如本文中所描述地进行配置的包括基于聚合物的阻挡层的穿体过孔(TBV)的给定集成电路或其它设备的视觉或其它检查(例如,横截面扫描电子显微镜、或SEM;等等)来检测对所公开的技术的使用。在某些情形下,在观察到在材料成分上与TBV的导电互连件和/或可选地与其电耦合的任何RDL不同的导电晶种层时,可以检测到对所公开的技术的使用。结构图1A-图1C例示了根据本公开内容的实施例被配置的穿体过孔(TBV)101的若干视图。如本文中所讨论的,TBV 101可以包括形成在半导体层102内的阻挡层114。此外,TBV 101可以包括形成在阻挡层114上方(例如,在阻挡层114所界定的内部区域内)的导电晶种层116’。TBV 101还可以包括形成在晶本文档来自技高网
...

【技术保护点】
一种集成电路,包括:半导体层;以及穿体过孔(TBV),所述穿体过孔(TBV)形成在所述半导体层内,所述TBV包括:导电互连件;以及基于聚合物的阻挡层,所述基于聚合物的阻挡层被设置在所述互连件与所述半导体层之间。

【技术特征摘要】
【国外来华专利技术】1.一种集成电路,包括:半导体层;以及穿体过孔(TBV),所述穿体过孔(TBV)形成在所述半导体层内,所述TBV包括:导电互连件;以及基于聚合物的阻挡层,所述基于聚合物的阻挡层被设置在所述互连件与所述半导体层之间。2.根据权利要求1所述的集成电路,其中,所述半导体层包括硅(Si)和/或硅锗(SiGe)中的至少一个,并且其中,所述互连件包括以下各项中的至少一项:铜(Cu)、镍(Ni)、钴(Co)、和/或它们中的任何一项或多项的组合。3.根据权利要求1所述的集成电路,还包括导电晶种层,所述导电晶种层被设置在所述互连件与所述基于聚合物的阻挡层之间。4.根据权利要求3所述的集成电路,其中,所述晶种层包括以下各项中的至少一项:铜(Cu)、银(Ag)、和/或它们中的任何一项或多项的组合。5.根据权利要求3所述的集成电路,其中,所述晶种层和所述互连件具有不同的材料成分。6.根据权利要求3所述的集成电路,其中,所述晶种层与所述基于聚合物的阻挡层是共形的。7.根据权利要求1所述的集成电路,其中,所述基于聚合物的阻挡层包括以下各项中的至少一项:聚酰亚胺、聚对二甲苯、苯并环丁烯(BCB)、聚碳酸亚丙酯(PPC)、和/或它们中的任何一项或多项的组合。8.根据权利要求1所述的集成电路,还包括前端晶体管层,所述前端晶体管层形成在所述半导体层的表面上方。9.根据权利要求1所述的集成电路,还包括金属再分布层(RDL),所述金属再分布层(RDL)形成在所述半导体层的表面上方,其中,所述RDL与所述TBV电子接触。10.根据权利要求1所述的集成电路,还包括后端层,所述后端层形成在所述半导体层的表面上方,其中,所述后端层与所述TBV电子接触。11.根据权利要求1-10中任一项所述的集成电路,还包括载体基板,所述载体基板接合至所述集成电路。12.一种用于在半导体层中形成穿体过孔(TBV)的方法,所述方法包括:在所述半导体层内形成基于聚合物的阻挡层;在由所述基于聚合物的阻挡层界定的内部区域内形成导电晶种层;以及在由所述晶种层界定的内部区域内形成导电互连件。13.根据权利要求12所述的方法,其中,在所述半导体层内形成所述基于聚合物的阻挡层包括:在形成于所述半导体层中的特征内沉积由以下各项中的至少一项构成的层:聚酰亚胺、聚对二甲苯、苯并环丁烯(BCB)、聚碳酸亚丙酯(PPC)、和/或它们中的任何一项或多项的组合;以及对得到的层进行图案化,以仅覆盖所述特征的一个或多个侧壁。14.根据权利要求13所述的方法,其中,沉积所述由以下各项中的至少一项构成的层涉及气相沉积工艺和/或旋涂沉积工...

【专利技术属性】
技术研发人员:K·J·李
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1