【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉参考本专利申请是于2015年1月6日提交的题为“Cross-Coupled Thyristor SRAM Semiconductor Structures and Methods of Fabrication”的美国专利申请No.14/590,852的继续申请。其涉及同一日期提交的题为“Two-Transistor SRAM Circuit and Methods of Operation”的美国专利申请No.14/607,023,它们全都要求于2014年9月25日提交的美国临时专利申请No.62/055,582的优先权,其连同本申请中引用的全部其他参考文献一起并入本文中。
本专利技术涉及具有存储器功能的集成电路器件,具体而言,涉及静态随机存取存储器(SRAM)器件。
技术介绍
从1950年代末专利技术集成电路以来,电路设计一直在不断发展,特别是对于集成器件,与开发半导体技术是一致的。早期的技术是双极技术,与后来的集成电路技术相比,其占用了半导体衬底表面上的大量空间,并需要大量的电流而由此产生高功耗。稍后的场效应技术,特别是MOS(金属氧化物半导体)技术,使用晶体管,与它们的双极型对手相比小得多,具有较低电流,因而具有低功耗。CMOS(互补MOS)技术更进一步降低了集成电路中的电流和功耗。目前几乎所有大规模集成电路已经转向了互补金属氧化物半导体(CMOS)技术。用于半导体存储器的双极技术已经研究多年了。但这项研究通常集中在单个存储器单元,并已在得到存储器单元可以是阵列的一部分的结论后停止。双极存储器单元阵列的进一步研究和开发已受阻于CMOS存 ...
【技术保护点】
一种半导体结构,用于交叉耦合的PNP和NPN双极型晶体管对,所述半导体结构包括:第一导电类型半导体衬底,所述第一导电类型半导体衬底具有上表面;隔离区,所述隔离区从所述上表面延伸到所述衬底中,并限定由第一导电类型半导体材料构成的凹室,所述凹室具有上表面,并延伸到位于所述凹室的底部处的相反导电类型的埋层;相反导电类型的浅阱区,所述相反导电类型的浅阱区在所述凹室的第一部分上方从所述上表面延伸到所述凹室中,但不延伸到所述埋层;至少部分地布置在所述第一部分上方的第一场效应晶体管栅极和第二场效应晶体管栅极、以及至少部分地布置在所述凹室的第二部分上方的第三场效应晶体管栅极,所述凹室的第二部分与所述凹室的第一部分相邻;第一导电类型的第一区,所述第一导电类型的第一区布置在所述第一栅极的第一侧上;第一导电类型的第二区,所述第一导电类型的第二区布置在所述第一栅极的相对侧上并与所述第二栅极相邻;相反导电类型的第三区,所述相反导电类型的第三区布置在所述第三栅极的第一侧上并还与所述第二栅极相邻;相反导电类型的第四区,所述相反导电类型的第四区布置在所述第三栅极的相对侧上,并且进一步包括:到所述第一区的第一电连接;到 ...
【技术特征摘要】
【国外来华专利技术】2014.09.25 US 62/055,582;2015.01.06 US 14/590,8521.一种半导体结构,用于交叉耦合的PNP和NPN双极型晶体管对,所述半导体结构包括:第一导电类型半导体衬底,所述第一导电类型半导体衬底具有上表面;隔离区,所述隔离区从所述上表面延伸到所述衬底中,并限定由第一导电类型半导体材料构成的凹室,所述凹室具有上表面,并延伸到位于所述凹室的底部处的相反导电类型的埋层;相反导电类型的浅阱区,所述相反导电类型的浅阱区在所述凹室的第一部分上方从所述上表面延伸到所述凹室中,但不延伸到所述埋层;至少部分地布置在所述第一部分上方的第一场效应晶体管栅极和第二场效应晶体管栅极、以及至少部分地布置在所述凹室的第二部分上方的第三场效应晶体管栅极,所述凹室的第二部分与所述凹室的第一部分相邻;第一导电类型的第一区,所述第一导电类型的第一区布置在所述第一栅极的第一侧上;第一导电类型的第二区,所述第一导电类型的第二区布置在所述第一栅极的相对侧上并与所述第二栅极相邻;相反导电类型的第三区,所述相反导电类型的第三区布置在所述第三栅极的第一侧上并还与所述第二栅极相邻;相反导电类型的第四区,所述相反导电类型的第四区布置在所述第三栅极的相对侧上,并且进一步包括:到所述第一区的第一电连接;到所述第二区的第二电连接;到所述第三区的第三电连接;以及到所述第四区的第四电连接。2.根据权利要求1所述的半导体结构,其中,所述第一导电类型是P导电类型,并且所述相反导电类型是N导电类型。3.根据权利要求1所述的半导体结构,其中:所述第一场效应晶体管栅极、所述第二场效应晶体管栅极和所述第三场效应晶体管栅极包括由绝缘材料构成的下层和由导电材料构成的上层;并且在其他的场效应晶体管栅极被形成于所述半导体结构上的相同过程中,所述第一场效应晶体管栅极、所述第二场效应晶体管栅极和所述第三场效应晶体管栅极被布置在所述衬底上。4.根据权利要求1所述的半导体结构,其中,所述半导体结构包括静态随机存取存储器(SRAM)单元。5.根据权利要求4所述的半导体结构,其中,所述第二电连接和所述第三电连接包括由SRAM存储器构成的阵列线路。6.根据权利要求5所述的半导体结构,其中:所述第二电连接包括字线;并且所述第三电连接包括位线。7.根据权利要求6所述的半导体结构,其中,所述埋层在所述隔离区下方延伸,以向所述半导体衬底上的其他的SRAM单元提供位线。8.根据权利要求4所述的半导体结构,进一步包括到所述第一栅极和所述第三栅极中所选一个的第五电连接,以使得与所述第一栅极和所述第三栅极中的所选一个相邻的掺杂区共同发生短路。9.根据权利要求8所述的半导体结构,其中,所述第五电连接连接到第一写辅助线。10.根据权利要求9所述的半导体结构,进一步包括提供给所述第一栅极和所述第三栅极中的未选栅极的第六电连接,以使得与所述未选栅极相邻的掺杂区共同发生短路。11.根据权利要求9所述的半导体结构,其中,所述第六电连接连接到第二写辅助线。12.一种用于在第一导电类型半导体衬底的所选区域中形成交叉耦合的PNP和NPN双极型晶体管对的方法,包括:将相反导电类型掺杂剂引入到所述衬...
【专利技术属性】
技术研发人员:H·栾,B·贝特曼,V·阿克赛尔拉德,C·程,C·谢瓦利尔,
申请(专利权)人:克劳帕斯科技有限公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。