具有电磁干扰屏蔽的半导体器件和基板带制造技术

公开了半导体器件和基板带。半导体器件包括基板以及设置在基板的表面上的导电阻挡，所述基板包括在基板的表面上的接地的导电图案，接地的导电图案围绕目标区域。导电阻挡电连接到接地的导电图案并为目标区域在基板的表面的横向方向上提供电磁干扰(EMI)屏蔽。

【技术实现步骤摘要】

本技术涉及半导体器件。
技术介绍
对便携式消费电子的需求的大量增长推动对高容量存储器件的需求。诸如闪存存储卡的非易失性半导体存储器件，正变得被广泛使用以满足数字信息存储和交换的日益增长的需求。它们的便携性、多功能性和坚固耐用的设计以及它们的高可靠和大容量使得这样的存储器件对于在多种电子装置中使用是理想的，所述电子装置例如包括数字照相机、数字音乐播放器、视频游戏机、PDA和蜂窝电话。随着电子部件变得更小并且在更高频率工作，由电磁干扰(EMI)和射频干扰(RFI)引起的噪声和串扰更加成为问题。电磁(EM)辐射被携带快速变化的信号的电路作为其正常操作的副产品发射。这样的电磁辐射将EMI和/或RFI引入到其它电路，导致不期望的干扰或噪声。已经作出了努力来在带级别或者单独的单元级别施加导电镀膜进行屏蔽EM和/或RF辐射的发射和接收。图1是在带级别施加EMI屏蔽的传统的方法的流程图。如图1所示，在裸芯粘附步骤110中，多个半导体裸芯被安装在排列于基板带中的各个单独的基板上。接着，在引线键合步骤120中，形成多个引线键合以电连接各个半导体裸芯和基板。接着，在模塑步骤130中，模塑料形成在整个基板带之上以包封半导体裸芯和引线键合。然后，在EMI镀膜步骤140中，EMI屏蔽层被施加到模塑料的顶表面上。最后，在单一化步骤150中，通过在邻近的半导体器件之间切开EMI屏蔽层、模塑料和基板，基板带被分隔以单一化为封装形式的单独的半导体器件。按此方法，可以在带级别更加有效地提供EMI屏蔽，但是仅在单独的半导体器件的顶表面上提供EMI屏蔽，因此半导体器件仍缺少在其侧表面上的EMI屏蔽。图2是在单元级别施加EMI屏蔽的传统的方法的流程图。如图2所示，在类似于图1中所述的裸芯粘附步骤210、引线键合步骤220和模塑步骤230
之后，在单一化步骤240中单一化单独的半导体器件。接着在封装体粘附步骤250中，半导体器件被转移并通过例如使用双面胶被粘附到共同的载体上。然后在EMI镀膜步骤260中，半导体器件暴露的外表面用EMI屏蔽层镀膜。然后，在封装体释放步骤270中，具有EMI屏蔽层380的单独的半导体器件被从位于下面的载体释放以进行进一步的工艺。按此方法，EMI屏蔽可以不仅提供在半导体器件的顶表面上，而且提供在半导体器件的侧表面上。但是这样的工艺具有例如低效率和附加污染的缺点，低效率由单元级别处理引起，附加的污染来自封装粘附步骤250中所使用的双面胶。
技术实现思路
在本技术的一方面中，半导体器件包括基板，包含在所述基板的表面上的接地的导电图案，所述接地的导电图案围绕目标区域；以及导电阻挡，设置在所述基板的表面上，所述导电阻挡电连接到所述接地的导电图案并且为所述目标区域在所述基板的表面的横向方向上提供电磁干扰(EMI)屏蔽。在实施例中，接地的导电图案包含围合所述目标区域的连续或分段的迹线或者分布在所述目标区域周围的多个离散的键合衬垫。在实施例中，导电阻挡包含由线性排列并键合在所述导电图案上的多个引线环构成的至少一个引线围栏，并且每个引线环具有弧形。每个引线围栏中的所述引线环具有相同的环高度和相同的环跨度。在导电阻挡包括多个引线围栏的情况中，所述多个引线围栏相互平行，并且在不同的引线围栏中的所述引线环具有相同的环跨度，但是沿所述引线围栏的延伸方向相互偏移。因此，所述引线围栏在所述基板的表面的横向方向且垂直于所述引线围栏的延伸方向上具有整体网状投影。不同的引线围栏的引线环具有不同环高度。同一引线围栏的引线环一个接一个地连续地连接。同一引线围栏的引线环由单条键合引线形成。可替换地，同一引线围栏的所述引线环以其间的规律的间隔相互隔开。在实施例中，半导体器件还包括在所述目标区域中的引线键合，其中，所述引线键合和至少一个引线围栏形成在同一引线键合工艺中。引线围栏由金引线、铜引线或银合金引线形成。在实施例中，所述导电阻挡是由树脂基体和分散在所述树脂基体中的导电颗粒构成的导电膏坝。所述导电膏坝是完全围合所述目标区域的连续的坝
或者由分布在所述目标区域周围的离散部分构成。树脂包括环氧树脂，并且导电颗粒包括金颗粒、铜颗粒或银颗粒。在实施例中，目标区域至少是EMI敏感元件所在的区域以及EMI施感元件所在的区域之一。EMI敏感元件包括存储器裸芯，并且EMI施感元件包括控制器裸芯。在实施例中，半导体器件还可以包括包封导电阻挡的模塑料；以及覆盖平行于基板的表面的模塑料的表面的EMI屏蔽层。在本技术的另一方面中，基板带包括排列为矩阵形式的多个基板。每个基板包括在基板的表面上的接地的导电图案，所述接地的导电图案围绕目标区域。附图说明图1是具有EMI屏蔽层的半导体器件的传统的制造方法的流程图。图2是具有EMI屏蔽层的半导体器件的另一传统的制造方法的流程图。图3A、3B和3C是根据本技术的第一实施例的半导体器件的示意侧视图、平面视图和立体图。图3D是根据本技术的第一实施例的变化例的半导体器件的示意平面视图。图4A和4B是根据本技术的第一实施例的变化例的半导体器件的示意侧视图和平面视图。图5A和5B是根据本技术的第一实施例的另一变化例的半导体器件的示意侧视图和平面视图。图6是根据本技术的第一实施例的另一变化例的半导体器件的示意侧视图。图7A和7B是根据本技术的第一实施例的另一变化例的半导体器件的示意侧视图和平面视图。图8是根据本技术的第一实施例的另一变化例的半导体器件的示意立体图。图9是根据本技术的第二实施例的半导体器件的示意立体图。图10是根据本技术的第二实施例的变化例的半导体器件的示意立体图。图11是根据本技术的第二实施例的另一变化例的半导体器件的示意立
体图。图12是根据本技术的实施例的基板带的示意平面视图。具体实施方式现在将参考图3A到12描述涉及半导体器件的实施例。应理解的是，本技术可以以多种不同的形式实现并且不应被理解为限制在这里所提出的实施例中。而是，提供这些实施例使得本公开是清楚的和完整的并且向本领域技术人员充分表达本技术。事实上，本技术意欲覆盖包括在由所附权利要求定义的本专利技术的范围和精神中的替换例、修改例以及这些实施例的等同物。此外，在本技术的下述详细描述中，提出多个具体细节以提供对本技术透彻的理解。但是，本领域普通技术人员应清楚的是，本技术可以不需要这些具体的细节而被实现。如这里可能所使用的术语“左”、“右”、“顶”、“底”、“上”、“下”、“垂直的”和/或“横向的”仅是为了方便和说明的目的，并且不意欲限制本技术的说明书，与所引用的项目一样多的项目可以交换位置。此外，除非上下文清楚地另外指明，如这里所使用的，冠词“一”和“一个”意欲包括单数和复数形式两者。术语\基本上\和/或\大约\意味着指定的尺寸或参数可以在对于给定的应用的可以接受的制造容差中变化。在一实施例中，可以接受的制造容差是±0.25％。贯穿附图，相同或相似的部件用相同的最后两位数字的相同的方式标记。将参考图3A到图8描述根据第一实施例和本技术的第一实施例的变化例的半导体器件。图3A、3B和3C分别是根据本技术的第一实施例的半导体器件300的示意侧视图、平面视图和立体图。如图3A所示，半导体器件300包括基板310，基板310具有在基板310本文档来自技高网...

【技术保护点】
一种半导体器件，包括：基板，包含在所述基板的表面上的接地的导电图案，所述接地的导电图案围绕目标区域；以及导电阻挡，设置在所述基板的表面上，所述导电阻挡电连接到所述接地的导电图案并且为所述目标区域在所述基板的表面的横向方向上提供电磁干扰(EMI)屏蔽。

【技术特征摘要】
1.一种半导体器件，包括：基板，包含在所述基板的表面上的接地的导电图案，所述接地的导电图案围绕目标区域；以及导电阻挡，设置在所述基板的表面上，所述导电阻挡电连接到所述接地的导电图案并且为所述目标区域在所述基板的表面的横向方向上提供电磁干扰(EMI)屏蔽。2.如权利要求1所述的半导体器件，其中，所述接地的导电图案包含围合所述目标区域的连续或分段的迹线或者分布在所述目标区域周围的多个离散的键合衬垫。3.如权利要求2所述的半导体器件，其中，所述导电阻挡包含由线性排列并键合在所述导电图案上的多个引线环构成的至少一个引线围栏，并且每个引线环具有弧形。4.如权利要求3所述的半导体器件，其中，每个引线围栏中的所述引线环具有相同的环高度和相同的环跨度。5.如权利要求4所述的半导体器件，其中，所述导电阻挡包含相互平行的多个引线围栏，并且在不同的引线围栏中的所述引线环具有相同的环跨度，但是沿所述引线围栏的延伸方向相互偏移。6.如权利要求5所述的半导体器件，其中，所述引线围栏在所述基板的表面的横向方向且垂直于所述引线围栏的延伸方向上具有整体网状投影。7.如权利要求6所述的半导体器件，其中，不同的引线围栏的所述引线环具有不同的环高度。8.如权利要求3-6之一所述的半导体器件，其中，同一引线围栏的所述引线环一个接一个地连续地连接。9.如权利要求8所述的半导体器件，其中，同一引线围栏的所述引线环由单条键合引线形成。10.如权利要求3-6之一所述的半导体器件，其中，同一引线围栏的所述引线...

【专利技术属性】
技术研发人员：顾伟，吕忠，邱进添，钱开友，汤骥皞，白晔，肖富强，刘向阳，
申请(专利权)人：晟碟信息科技上海有限公司，
类型：发明
国别省市：上海;31