增强型保护性多路复用器制造技术

本发明专利技术公开了一种系统和方法，所述系统和方法包括保护多路复用器电路，所述电路被配置为接收控制信号和基准电压，以当所述控制信号处于第一状态时在输出处提供所述基准电压，并当所述控制信号处于第二状态时将所述基准电压与所述输出隔离。所述保护多路复用器电路包括级联的第一晶体管和第二晶体管，其中所述第一晶体管是自然晶体管。所述第一晶体管和所述第二晶体管的控制输入被配置为接收所述控制信号，所述第一晶体管的第一端子被配置为接收所述基准电压，并且所述第二晶体管的所述第一端子耦合到所述输出。本发明专利技术公开了操作方法和其他实施例。

【技术实现步骤摘要】
优先权声明根据35U.S.C.§119(e)，本申请要求Kenneth P.Snowdon等人的于2015年3月24日提交的名称为“ENHANCED PROTECTIVE MULTIPLEXER”(增强型保护性多路复用器)的美国临时专利申请序列号62/137,476的优先权权益，该临时专利申请全文以引用方式并入本文。
本文件整体涉及电子开关，并且更具体地讲，涉及增强型保护性多路复用器。
技术介绍
电子装置出于包括大小或成本的各种原因具有有限数量的输入/输出端口或连接器。因此，可以使用通用连接器将各种附属装置诸如电源、数据存储装置或一个或多个其他附属装置耦合到电子装置，例如以共享有限数量的输入/输出端口。各种附属装置可使用多种电压电平(既包括高电压电平也包括低电压电平)操作。为了在通用连接器处适应各种附属装置，电子装置可包括一个或多个多路复用器(MUX)电路，该电路被配置为取决于耦合到通用连接器的附属装置而将一个或多个不同的信号耦合到通用连接器。
技术实现思路
本文件除了别的以外讨论一种系统，该系统包括保护多路复用器电路，该电路被配置为使用自然晶体管(native transistor)接收控制信号和基准电压，以当控制信号处于第一状态时在输出处提供基准电压，并当控制信号处于第二
状态时将基准电压与输出隔离。该保护多路复用器电路包括级联的第一晶体管和第二晶体管，其中第一晶体管是自然晶体管。第一晶体管和第二晶体管的控制输入被配置为接收控制信号，第一晶体管的第一端子被配置为接收基准电压，并且第二晶体管的第一端子耦合到输出。本专利技术公开了操作方法和其他实施例。本
技术实现思路
旨在提供对本专利申请主题的概述。并非旨在提供本专利技术的排他性或穷举性说明。其中包括有详细描述，用以提供关于本专利申请的更多信息。附图说明在未必按比例绘制的附图中，类似的数字在不同的视图中可表示类似的部件。具有不同字母后缀的类似数字可以表示类似部件的不同示例。附图通过示例而非限制的方式概括地示出了本申请文件中讨论的各个实施例。图1总体上示出了示例性的多路复用器系统；图2总体上示出了示例性的增强型保护性多路复用器系统；图3总体上示出了增强型保护性多路复用器电路在不同操作温度下的示例性性能。具体实施方式传输门是用于在第一低阻抗状态(例如，“导通”状态)中在第一端子与第二端子之间传输信号并在第二高阻抗状态(例如，“断开”状态)中将第一端子与第二端子隔离(例如，电隔离)的电子部件。传输门可包括一个或多个金属氧化物半导体场效应晶体管(MOSFET)，这些晶体管被配置为基于例如提供给晶体管栅极的一个或多个控制信号而在晶体管的源极与漏极之间传输输入信号，或将源极与漏极隔离。传输门可在输入与输出(例如，分别为第一端子与第二端子)之间传输各种类型的信号。传输门中的一个或多个晶体管的控制信号可取决于所传输的信号的特性和传输门中晶体管的类型。在某些例子中，为了将传输门保持在所需
的状态，控制信号必须比第一端子或第二端子处的信号更偏正或更偏负。在其他例子中，为了在输出处提供准确的输入信号表示，控制信号可遵循输入信号，诸如以提供所述一个或多个晶体管的恒定栅-源电压，从而减小第一端子与第二端子之间的阻抗变化同时所述一个或多个晶体管处于所需的状态。保护性多路复用器电路除了别的以外已被开发成在电子装置的通用连接器处适应多种不同的附属装置，并保护电子装置免受各种附属装置的不同电压电平造成的伤害。例如，多路复用器电路可包括组合式通用串行总线(USB)/音频开关，该开关包括一个或多个被配置为将USB或音频信号向或从电子装置传输或引导的传输门或开关。在其他例子中，多路复用器电路可被配置为选择性传输一个或多个其他信号。图1总体上示出了示例性的多路复用器系统100，该系统包括：被配置为在第一端子(A)与第二端子(B)之间传输信号的传输门105，包括第一逻辑门111和第二逻辑门112的多路复用器电路110，第一选择晶体管113和第二选择晶体管114，以及电荷泵115。在其他例子中，多路复用器电路100可包括更多或更少的电荷泵、逻辑门或选择晶体管，具体取决于例如一个或多个所需的特性或选择信号。多路复用器系统100可接收一个或多个选择信号，诸如模拟选择信号(ANALOG)和USB选择信号(USB)等。第一逻辑门111(例如，反相器)可接收模拟选择信号(ANALOG)并向第一选择晶体管113的栅极提供输出。第一逻辑门111的输出可在极限电压(VLIMIT)与低电源轨(VLOW)之间，并且可将低电源轨(VLOW)提供给第一选择晶体管113的本体。第二逻辑门112(例如，反相器)可接收USB选择信号(USB)并向第二选择晶体管114的栅极提供输出。第二逻辑门112的输出可介于高轨电源电压(VHIGH)与接地(GND)之间，并且可将高轨电源电压(VHIGH)提供给第二选择晶体管114的本体。在一个例子中，第一端子和第二端子(A、B)中的一个或多个可耦合到传输门105的本体，诸如使用一个或多个晶体管和控制逻辑等(例如，使用虚线在图1中示出)。当第一选择晶体管113处于“导通”状态时，可将来自第一
端子和第二端子(A、B)中的一个或多个(例如，共模的第一端子和第二端子，在某些例子中，第一端子和第二端子中的较高者，等等)的电压提供给电荷泵115，并且可将电荷泵115的输出提供给传输门105的栅极，该栅极参比输入信号的电压具有负的恒定VGS。相比之下，当第二端子晶体管114处于“导通”状态时，可将USB基准电压(VUSB_REF)提供给电荷泵115，诸如通过第二选择晶体管114。VUSB_REF可包括单个恒定电压，或在其他例子中，可遵循第一端子电压或第二端子电压中的一个。类似地，VLIMIT、VLOW和VHIGH可包括或基于系统100中的一个或多个电压，诸如第一端子或第二端子(A、B)上的电压的较高者或较低者、电源电压(VCC或VDD)、电荷泵115的输出或一个或多个其他电压。在某些例子中，传输门105可包括恒VGS开关，诸如在共同转让的于2011年12月20提交的名称为“Constant VGS Switch”(恒VGS开关)的Snowdon美国专利No.8,779,839中所公开，或系统100可包括保护性多路复用器，诸如在共同转让的于2012年8月20日提交的名称为“Protective Multiplexer”(保护性多路复用器)的Gagne等人美国专利No.8,975,923中所述，这些专利中的每一份据此全文以引用方式并入本文。虽然在图1的例子中分别示为n型传输门、反相器、n型晶体管和p型晶体管，但在其他例子中，传输门205、第一逻辑门111和第二逻辑门112以及第一选择晶体管113和第二选择晶体管114可包括一个或多个其他逻辑门或晶体管类型或配置，具体取决于例如一个或多个所需的特性或选择信号。图2总体上示出了示例性的增强型保护性多路复用器系统200，该系统包括：被配置为在第一端子(A)与第二端子(B)之间传输信号的传输门205、第一增强型保护性多路复用器电路220以及电荷泵215。第一增强型保护性多路复用器电路220可接收启动信号(EN)，并当启动时，向电荷泵本文档来自技高网...

【技术保护点】
一种保护多路复用器系统，所述系统包括：多路复用器电路，所述多路复用器电路被配置为使用自然晶体管接收控制信号和基准电压，当所述控制信号处于第一状态时在输出处提供所述基准电压，并当所述控制信号处于第二状态时将所述基准电压与所述输出隔离，其中所述多路复用器电路包括级联的第一晶体管和第二晶体管，其中所述第一晶体管是自然晶体管，其中所述第一晶体管和第二晶体管的控制输入被配置为接收所述控制信号，所述第一晶体管的第一端子被配置为接收所述基准电压，并且所述第二晶体管的第一端子耦合到所述输出。

【技术特征摘要】
2015.03.24 US 62/137,4761.一种保护多路复用器系统，所述系统包括：多路复用器电路，所述多路复用器电路被配置为使用自然晶体管接收控制信号和基准电压，当所述控制信号处于第一状态时在输出处提供所述基准电压，并当所述控制信号处于第二状态时将所述基准电压与所述输出隔离，其中所述多路复用器电路包括级联的第一晶体管和第二晶体管，其中所述第一晶体管是自然晶体管，其中所述第一晶体管和第二晶体管的控制输入被配置为接收所述控制信号，所述第一晶体管的第一端子被配置为接收所述基准电压，并且所述第二晶体管的第一端子耦合到所述输出。2.根据权利要求1所述的系统，其中所述第一晶体管的第二端子耦合到所述第二晶体管的第二端子，其中所述第一晶体管是n型自然晶体管，并且，其中所述第二晶体管是n型互补金属氧化物半导体(CMOS)场效应晶体管。3.根据权利要求1-2中任一项所述的系统，其中所述第一晶体管和所述第二晶体管的所述第一端子包括漏极，所述第一晶体管和所述第二晶体管的所述第二端子包括源极，并且所述第一晶体管和所述第二晶体管的所述控制输入包括栅极。4.根据权利要求1所述的系统，所述系统包括：级联的第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管介于所述第一自然晶体管与所述输出之间，所述第三晶体管
\t和所述第四晶体管中的每一个具有控制输入以及第一端子和第二端子；和，逻辑门，所述逻辑门被配置为接收所述控制信号并将反相控制信号提供给所述第三晶体管和所述第四晶体管的所述控制输入。5.根据权利要求4所述的系统，其中所述第三晶体管和所述第四晶体管为p型晶体管，其中所述第三晶体管的所述第一端子耦合到所述第四晶体管的所述第一端子，其中所述第三晶体管的所述第二端子耦合到所述第一晶体管和所述第二晶体管的所述第二端子，并且，其中所述第四晶体管的所述第二端子耦合到所述第二晶体管的所述第一端子。6.根据权利要求5所述的系统，其中所述第三晶体管和所述第四晶体管的所述第一端子为漏极，所述第二端子为源极，以及所述控制输入为栅极，并且，其中所述逻辑门包括反相...

【专利技术属性】
技术研发人员：科奈斯·P·斯诺登，J·L·斯图兹，
申请(专利权)人：快捷半导体苏州有限公司，快捷半导体公司，
类型：发明
国别省市：江苏;32