一种超结半导体器件终端结构制造技术

本发明专利技术属于纵向超结半导体器件技术领域，具体的说涉及一种超结半导体器件终端结构。本发明专利技术的终端结构，第一种导电类型半导体漂移条宽度可调节，达到从元胞区到边界的一个渐变，使终端电荷能够更好的平衡，从而提高器件耐压；其次本发明专利技术的第二种导电类型表面掺杂区一直将第二种导电类型的半导体柱覆盖，并向边界有一段延伸，以保证完全覆盖两种类型半导体漂移区的交界位置，降低表面尖峰电场，第二种导电类型表面掺杂区内第一种导电类型表面掺杂区向下提供正电荷中心，进一步降低器件表面电场，从而降低超结终端表面发生击穿的几率，提高器件的整体耐压。

【技术实现步骤摘要】

本专利技术属于功率半导体器件
，具体的说涉及一种超结半导体器件终端结构。
技术介绍
超结的提出打破了传统耐压与比导之间2.5次方的硅极限关系，在高耐压同时器件具有更低的比导通电阻。由超结理论，加大漂移区PN条掺杂浓度可有效降低器件的比导通电阻，减小PN条宽度能使PN条之间的耗尽更加完全，从而提高耐压。因此绝大多数超结器件的元胞设计都具有掺杂浓度高，条宽小的特点。而传统超结器件终端都延用与元胞内相同间距相等的PN条作为其终端承受耐压，这种PN条掺杂浓度高，间距小，往往容差很低，加上终端边缘的辅助耗尽很容易由于终端电荷非平衡而发生击穿。而且PN条的浓度大，PN结上的电场斜率较大，电场峰值谷值相差较大，使得击穿时电压很低，很难达到器件元胞设计时所受的耐压值。由于体内优化及最短路径，击穿多发生在终端表面。
技术实现思路
本专利技术所要解决的，就是针对上述问题，提出提出一种超结功率器件终端结构，以调节器件边缘的电荷平衡，改善器件边缘的表面电场分布，从而提高器件耐压。为实现上述目的，本专利技术采用如下技术方案：一种超结半导体器件终端结构，包括第一种导电类型半导体衬底1和位于第一种导电类型半导体衬底1上表面的第一种导电类型半导体漂移区11；所述第一种导电类型半导体漂移区11中具有多个第二种导电类型半导体漂移区21，第一种导电类型半导体漂移区11和第二种导电类型半导体漂移区21交替排列设置，形成多个垂直于第一种导电类型半导体衬底1表面的PN结；所述第一种导电类型半导体漂移区11上层一端具有第二种导电类型元胞区延伸阱23，第二种导电类型元胞区延伸阱23下表面与一个第二种导电类型半导体漂移区21的上表面连接；第二种导电类型元胞区延伸阱23的部分上表面具有金属电极41，第一种导电类型半导体漂移区11的上表面和第二种导电类型元胞区延伸阱23的部分上表面具有绝缘层31，金属电极41和绝缘层31连接；其特征在于，相邻的第二种导电类型半导体漂移区21之间的间距，从靠近第二种导电类型元胞区延伸阱23一侧到远离第二种导电类型元胞区延伸阱23一侧逐渐增加；在第二种导电类型半导体漂移区21顶部与绝缘层31之间具有第二种导电类型表面掺杂区22；在第二种导电类型表面掺杂区22顶部与绝缘层31之间具有第一种导电类型表面掺杂区12。进一步的，所述第一种导电类型表面掺杂区12的一端与第二种导电类型元胞区延伸阱23接触，另一端向远离第二种导电类型元胞区延伸阱23的一侧延伸直至超过最后一个第二种导电类型半导体漂移区21,且第二种导电类型表面掺杂区22在靠近第二种导电类型元胞区延伸阱23的一侧的端面与第一种导电类型表面掺杂区12的端面沿器件垂直方向齐平，另一端向远离第二种导电类型元胞区延伸阱23的一侧延伸直至超过第一种导电类型表面掺杂区12的另一个端面。进一步的，所述第二种导电类型表面掺杂区22的结深等于第二种导电类型元胞区延伸阱23的结深。进一步的，所述第一种导电类型表面掺杂区12位于第二种导电类型表面掺杂区22内与绝缘层31相邻，呈断续分布在表面。本专利技术的有益效果为，能够有效抑制终端电荷非平衡现象，避免器件由于终端电荷非平衡而发生击穿。同时能够改善器件终端表面电场，提高器件终端击穿电压。本专利技术简单可行工艺难度较低，能很好地解决终端耐压问题，同时减小终端的尺寸，缩小芯片面积。附图说明图1是传统终端结构；图2是本专利技术给出的一种表面掺杂超结终端结构示意图；图3是本专利技术给出的另一种表面掺杂超结终端结构示意图；图4和图5是超结延伸整个漂移区的本专利技术结构；图6是本专利技术给出的与元胞内阱接触区同步掺杂表面结构示意图；图7是本专利技术对超结平面栅器件的应用；图8是本专利技术对超结槽栅器件的应用；图9是加场板后的本专利技术结构；图10是加场限环后的本专利技术结构；图11是Medici仿真传统结构与本专利技术的表面电场比较；图(a)是传统的，图(b)是本专利技术的；图12是Medici仿真传统结构与本专利技术的等势线比较；图(a)是传统的，图(b)是本
专利技术的。具体实施方式下面结合附图，详细描述本专利技术的技术方案：如图1所示，为传统的超结纵向器件终端结构剖面图，包括第一种导电类型半导体衬底1、第一种导电类型半导体漂移区11、第二种导电类型半导体漂移区21、第二种导电类型元胞区延伸阱23、绝缘层31、金属电极41；其第一种导电类型半导体漂移区11和第二种导电类型半导体漂移区21在第一种导电类型半导体衬底1上，并且相互交替呈周期性排列，共同构成器件漂移区，绝缘层31位于漂移区上方，第二种导电类型元胞区延伸阱23位于绝缘层31和漂移区之间与元胞内第二种导电类型阱相连，金属层41位于第二种导电类型元胞区延伸阱23上方。如图2所示，为本专利技术提供的一种超结终端器件结构剖面图，包括第一种导电类型半导体衬底1和位于第一种导电类型半导体衬底1上表面的第一种导电类型半导体漂移区11；所述第一种导电类型半导体漂移区11中具有多个第二种导电类型半导体漂移区21，第一种导电类型半导体漂移区11和第二种导电类型半导体漂移区21交替排列设置，形成多个垂直于第一种导电类型半导体衬底1表面的PN结；所述第一种导电类型半导体漂移区11上层一端具有第二种导电类型元胞区延伸阱23，第二种导电类型元胞区延伸阱23下表面与一个第二种导电类型半导体漂移区21的上表面连接；第二种导电类型元胞区延伸阱23的部分上表面具有金属电极41，第一种导电类型半导体漂移区11的上表面和第二种导电类型元胞区延伸阱23的部分上表面具有绝缘层31，金属电极41和绝缘层31连接；其特征在于，相邻的第二种导电类型半导体漂移区21之间的间距，从靠近第二种导电类型元胞区延伸阱23一侧到远离第二种导电类型元胞区延伸阱23一侧逐渐增加；在第二种导电类型半导体漂移区21顶部与绝缘层31之间具有第二种导电类型表面掺杂区22，第二种导电类型表面掺杂区22与绝缘层31连接；第二种导电类型表面掺杂区22顶部与绝缘层31之间具有第一种导电类型表面掺杂区12。所述第一种导电类型表面掺杂区12的一端与第二种导电类型元胞区延伸阱23接触，另一端向远离第二种导电类型元胞区延伸阱23的一侧延伸直至超过最后一个第二种导电类型半导体漂移区21,且第二种导电类型表面掺杂区22在靠近第二种导电类型元胞区延伸阱23的一侧的端面与第一种导电类型表面掺杂区12的端面沿器件垂直方向齐平，另一端向远离第二种导电类型元胞区延伸阱23的一侧延伸直至超过第一种导电类型表面掺杂区12的另一个端面。上述方案中，第二种导电类型半导体漂移区21之间的间距从靠近元胞区到终端边界按一
定规律变化，以更好的达到终端区域电荷平衡，从而提高器件的终端耐压。传统超结器件终端P条和N条的宽度固定，但在终端区域时往往边界大面积的N型漂移区会对超结区域辅助耗尽，使终端区域难以达到理想状态的电荷平衡。本专利技术给出的终端第一种导电类型半导体漂移条宽度可调节，达到从元胞区到边界的一个渐变，使终端电荷能够更好的平衡，从而提高器件耐压。其次本专利技术的第二种导电类型表面掺杂区22一直将第二种导电类型的半导体柱21覆盖，并向边界有一段延伸，以保证完全覆盖两种类型半导体漂移区的交界位置，使表面电场比较均匀，从而降低超结终端表面发生击穿的几率，同本文档来自技高网...

【技术保护点】
一种超结半导体器件终端结构，包括第一种导电类型半导体衬底(1)和位于第一种导电类型半导体衬底(1)上表面的第一种导电类型半导体漂移区(11)；所述第一种导电类型半导体漂移区(11)中具有多个第二种导电类型半导体漂移区(21)，第一种导电类型半导体漂移区(11)和第二种导电类型半导体漂移区(21)交替排列设置，形成多个垂直于第一种导电类型半导体衬底(1)表面的PN结；所述第一种导电类型半导体漂移区(11)上层一端具有第二种导电类型元胞区延伸阱(23)，第二种导电类型元胞区延伸阱(23)下表面与一个第二种导电类型半导体漂移区(21)的上表面连接；第二种导电类型元胞区延伸阱(23)的部分上表面具有金属电极(41)，第一种导电类型半导体漂移区(11)的上表面和第二种导电类型元胞区延伸阱(23)的部分上表面具有绝缘层(31)，金属电极(41)和绝缘层(31)连接；其特征在于，相邻的第二种导电类型半导体漂移区(21)之间的间距，从靠近第二种导电类型元胞区延伸阱(23)一侧到远离第二种导电类型元胞区延伸阱(23)一侧逐渐增加；在第二种导电类型半导体漂移区(21)顶部与绝缘层(31)之间具有第二种导电类型表面掺杂区(22)；在第二种导电类型表面掺杂区(22)顶部与绝缘层(31)之间具有第一种导电类型表面掺杂区(12)。...

【技术特征摘要】
1.一种超结半导体器件终端结构，包括第一种导电类型半导体衬底(1)和位于第一种导电类型半导体衬底(1)上表面的第一种导电类型半导体漂移区(11)；所述第一种导电类型半导体漂移区(11)中具有多个第二种导电类型半导体漂移区(21)，第一种导电类型半导体漂移区(11)和第二种导电类型半导体漂移区(21)交替排列设置，形成多个垂直于第一种导电类型半导体衬底(1)表面的PN结；所述第一种导电类型半导体漂移区(11)上层一端具有第二种导电类型元胞区延伸阱(23)，第二种导电类型元胞区延伸阱(23)下表面与一个第二种导电类型半导体漂移区(21)的上表面连接；第二种导电类型元胞区延伸阱(23)的部分上表面具有金属电极(41)，第一种导电类型半导体漂移区(11)的上表面和第二种导电类型元胞区延伸阱(23)的部分上表面具有绝缘层(31)，金属电极(41)和绝缘层(31)连接；其特征在于，相邻的第二种导电类型半导体漂移区(21)之间的间距，从靠近第二种导电类型元胞区延伸阱(23)一侧到远离第二种导电类型元胞区延伸阱(23)一侧逐渐增加；在第二种导电类型半导体漂移区(21)顶部与绝缘层(31)之间具有第二种导电类型表面掺杂区(22)；在第二种导电类型表面掺杂区(22)...

【专利技术属性】
技术研发人员：乔明，章文通，黄琬琰，余洋，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51