半导体结构制造技术

本发明专利技术提供一种半导体结构，其包含一半导体基板、一绝缘层以及多个布线。绝缘层设置于半导体基板之上。布线设置于半导体基板与绝缘层之间。布线的至少其中之一包含多个孔洞，其中孔洞口径总面积占布线的表面积介于10％至70％之间。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构，更具体地说，涉及一种半导体结构，其布线具有多个孔洞。
技术介绍
晶圆级封装(Wafer Level Packaging,WLP)前段制程为晶圆凸块(Wafer Bumping)，就凸块制程(Bumping)而言，主要包括球下金属层(Under Bump Metallurgy,UBM)与焊锡凸块(Solder Bump)两部份；在球下金属层的进阶制程里则引进线路重布技术以调整组件的输出入位置，进而提升组件的结构稳定性。在重布线路(Redistribution,RDL)制程中，因电镀金属的线路(例如铜)与涂布之聚合物介电层(Polymer Dielectric layer)间的黏着度不好，易造成聚合物介电层与线路脱层(delamination)的缺陷，造成产品在长期可靠度测试中失败。此外，在可靠度温度循环测试(Thermal Cycling Test,TCT)过程中，因不同材料间(例如介电层所使用的高分子材料和布线层所使用的金属材料)的热膨胀系数(coefficient of thermal expansion,CTE)的差异，材料间的接口易累积热应力而产生脱层导致裂缝，影响产品功能及寿命。有鉴于此，本领域亟需一种新颖的设计来改善上述相关问题。
技术实现思路
本专利技术提供一种半导体结构，其包含一半导体基板、一绝缘层以及多个布线。绝缘层设置于半导体基板之上。布线设置于半导体基板与绝缘层之间，图5A为本专利技术的半导体结构的第五实施例的俯视图；图5B为本专利技术的半导体结构的第六实施例的俯视图；以及图5C为本专利技术的半导体结构的第七实施例的俯视图。附图标记：10 半导体结构11 半导体基板12 金属垫13 介电层14 保护层15 布线151 晶种层152 导电层153 接垫16 绝缘层20 孔洞21 突起部30 凸块具体实施方式本专利技术的半导体结构包含下列所述的各种图式，然而并不限于此，亦可因应不同的设计而省略或修正特定结构。在此说明书及权利要求中的名词“上”包含第一对象直接或间接地设置于第二对象的上方。例如，第一组件设置于第二组件上就包含，第一组件“直接”设置于第二组件上及第一组件“间接”设置于第二组件上，两种意义。此处的“间接”是指第一组件及第二组件在某一方位的垂直方向中具有上与下的关系，且两者中间仍有其它物体、物质或间隔将两者隔开。图1为根据本专利技术的一实施例的半导体结构的剖面图。为方便描述本发
布线的至少其中之一包含多个孔洞，其中孔洞口径总面积占该布线的表面积介于10％至70％之间。本专利技术另提供一种半导体结构，其包含一半导体基板、一介电层、多个布线以及一绝缘层。介电层设置于半导体基板上。布线设置于介电层上，且布线的至少其中之一包含多个孔洞。绝缘层设置于半导体基板上，绝缘层局部覆盖布线，且部分绝缘层容置于孔洞中并经由孔洞接触介电层。其中孔洞口径总面积占该布线的表面积介于10％至70％之间。本专利技术所提出的实施例可藉由在布线形成孔洞以提升布线与绝缘层彼此间的结合力，并改善布线与绝缘层之间的脱层问题。上文已相当广泛地概述本专利技术之技术特征，从而利于下文的本专利技术详细描述得以获得较佳了解。构成本专利技术的申请专利范围标的之其它技术特征将描述于下文。本专利技术所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本专利技术相同之目的。本专利技术所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附之申请专利范围所界定之本专利技术的精神和范围。下列附图是并入说明书内容的一部分，以供阐述本专利技术的各种实施例，进而清楚解释本专利技术之技术原理。为了使本专利技术的叙述更加详尽与完备，可参照下列描述并配合下列附图，其中类似的组件符号代表类似的组件。然以下实施例中所述，仅用以说明本专利技术，并非用以限制本的范围。附图说明图1为本专利技术的半导体结构的第一实施例的剖面图；图2为图1的半导体结构的俯视图；图3A为本专利技术的半导体结构的第二实施例的俯视图；图3B为本专利技术的半导体结构的第三实施例的俯视图；图4为本专利技术的半导体结构的第四实施例的俯视图；
明特征，图2～图5为本专利技术的一实施例省略绘示绝缘层及凸块后的半导体结构的俯视图。如图1所示，提供一半导体结构10，而半导体结构10包含一半导体基板11、一金属垫12、一介电层13、一保护层(passivation layer)14、多个布线15以及一绝缘层16。金属垫12形成于半导体基板11上。金属垫12可例如是半导体晶圆上的集成电路的输出入(I/O)垫，其材质可包含铝、铜或其它适合的材质。保护层14设置于半导体基板11上，保护层14具有一开口局部暴露出金属垫12，换言之，金属垫12的一部分被保护层14所覆盖，而金属垫12的其余部分则被保护层14的开口所暴露出来。保护层14是设置于半导体基板11上的电绝缘性的表面层，或称为钝化层，其材质可为氧化硅(Silicon Oxide)、氮化硅(Silicon Nitride)、氮化物(Nitride)、聚亚酰胺(Polyimide；PI)、苯环丁烯(Benzocyclobutene；BCB)或磷硅玻璃(Phosphosilicate Glass)等，可藉由化学气相沉积(CVD)技术形成，用以保护半导体基板11上的集成电路(包含金属垫12)。介电层13设置于保护层14上，且具有一开口对应保护层14的开口，也就是介电层13的开口也局部暴露出金属垫12。请注意，本专利技术对于半导体基板11上的金属垫12数目并不多作限制，在某些实施例中，半导体基板11上可以具有多个金属垫12，且各个金属垫12分别对应一保护层开口和一介电层开口。于本实施例中，介电层13延伸入保护层14的开口中，换言之，介电层13的开口小于对应的保护层14的开口，因此保护层14是完全为介电层13所覆盖。然而，于其它实施例中，介电层13的开口可不小于对应的保护层14的开口，使得保护层14局部被介电层13所暴露出。如图1所示，介电层13沿X轴间接设置于半导体基板11上。多个布线15设置于介电层13上，在本实施例中，布线15包含一晶种层151及一导电层152，其中导电层152形成于晶种层151之上，且布线15的至少其中之一填入介电层13及保护层14的开口中而与金属垫12相连接，并于介电层13上往远离金属垫12的方向延伸，即所谓的重布线层(Redistribution Layer；RDL)。重布线层的目的是为了因应不同需求将半导体基板11上的金属垫12重新配置到其它位置。具体而言，布线15的材料例如是钛/铜、钛/铜/
金或钛/铜/镍/金等。以钛/铜为例，布线15可先以溅镀技术形成钛/铜薄层的晶种层151，再于晶种层151上以电镀技术形成有足够厚度的铜的导电层152。因此，电性讯号可藉由布线15由半导体基板11上的金属垫12传输至其它组件(图未绘示)。如图1所示，布线15更包含一接垫153，以供设置一凸块30。凸块30设置于接垫153上，换言之，凸块30可经由布线15电性连接至金属垫12。凸块30可为焊锡凸块、电镀凸块、无电镀凸块、结线凸块、导电聚合物凸块或金属复合凸块，其材料可选自下列本文档来自技高网...

【技术保护点】
一种半导体结构，包含：一半导体基板；一绝缘层设置于所述半导体基板之上；以及多个布线设置于所述半导体基板与所述绝缘层之间，所述多个布线的至少其中之一包含多个孔洞，其中所述多个孔洞口径的总面积占所述至少一布线的表面积介于10％至70％之间。

【技术特征摘要】
2015.03.27 TW 1041099221.一种半导体结构，包含：一半导体基板；一绝缘层设置于所述半导体基板之上；以及多个布线设置于所述半导体基板与所述绝缘层之间，所述多个布线的至少其中之一包含多个孔洞，其中所述多个孔洞口径的总面积占所述至少一布线的表面积介于10％至70％之间。2.根据权利要求1所述的半导体结构，其中所述绝缘层局部覆盖所述至少一布线，且部分所述绝缘层容置于所述多个孔洞中。3.根据权利要求1所述的半导体结构，进一步包含一介电层，所述介电层设置于所述半导体基板与所述多个布线之间，所述绝缘层经由所述多个孔洞接触所述介电层。4.根据权利要求1所述的半导体结构，其中所述至少一布线的边缘进一步包含多个突起部。5.根据权利要求4所述的半导体结构，其中所述多个突起部的总面积占所述至少一布线的表面积介于5％至30％之间。6.根据权利要求5所述的半导体结构，其中所述多个突起部的总面积占所述至少一布线的表面积的比例是根据所述绝缘层及所述至少一布线之间的热膨胀系数差异而定义。7.根据权利要求1所述的半导体结构，其中所述至少一布线包含一接垫，所述接垫用于设置一凸块。8.根据权利要求7所述的半导体结构，其中所述绝缘层局部暴露出所述接垫。9.根据权利要求8所述的半导体结构，其中所述多个孔洞的至少其中之一设置于所述接垫。10.根据权利要求1所述的半导体结构，其中所述多个孔洞口径总面积占所述至少一布线的表面积的比...

【专利技术属性】
技术研发人员：陈圣白，
申请(专利权)人：南茂科技股份有限公司，百慕达南茂科技股份有限公司，
类型：发明
国别省市：中国台湾;71