加法放大器及其方法技术

本发明专利技术涉及加法放大器及其方法。本发明专利技术提出一种电子电路，包括：第一类型的第一跨导装置，用以将输出节点的第一电压转换为第一电流；第二类型的第二跨导装置，用以将输出节点的第二电压转换为第二电流；电性耦接至输出节点的共模反馈电路，用以根据参考电压控制输出节点的平均电压；以及重置电路，用以根据时钟信号重置输出节点的电压。

【技术实现步骤摘要】

本专利技术涉及一种加法放大器。
技术介绍
加法放大器可用于接收多个输入信号，并且输出该多个输入信号经过加权总和运算之后产生的输出信号。判断反馈均衡器(DFE)为加法放大器的应用电路，其中加法放大器被用来等化信号。Park等人在「A 7Gb/s 9.3mW 2-Tap Current-Integrating DFE Receiver,」IEEE ISSCC Dig.Tech.Papers,2007,pp.230–599发表了一种加法放大器。上述加法放大器的缺点在于输出的共模电压很难精确控制。虽然Park等人采用校正电路以控制加法放大器输出的共模电压，校正电路为一复制电路。换言之，校正是执行于复制的电路，而非直接执行于加法放大器本身。因此，加法放大器输出的共模电压的精确度会有问题，并且造成复制电路与加法放大器间不匹配的现象。加法放大器的另外一缺点在于，加法放大器必须周期性地被重置，且每当加法放大器被重置时，供应电源给加法放大器的电源供应电路会受到干扰。
技术实现思路
本专利技术的具体实施例的一方面在于，当精确控制加权总和的输出共模电压时，对多个电压信号进行加权总和，以使不论输出状态，共模电压几近于参考电压。本专利技术的具体实施例的一方面在于，以功率高效方式对多个电压信号进行加权总和，电压信号包括第一电压信号与第二电压信号，其中，用于处理第一电压信号的偏压电流被重新使用作为处理第二电压信号的偏压电流的一部分。本专利技术的具体实施例的一方面在于，以功率高效方式对多个电压信号进行加权总和，以功率高效方式对多个电压信号进行加权总和，而避免对电源供应电路造成干扰，其中电源供应电路供应电源以在加权总和的输出重置时进行加权总和。为解决前述问题，本专利技术的一方面提出一种电子电路，包括：一第一类型的一第一跨导装置，用以将一输出节点的一第一电压转换为一第一电流；一第二类型的一第二跨导装置，用以将输出节点的一第二电压转换为一第二电流；一电性耦接共模反馈电路，电性耦接至输出节点，用以根据一参考电压控制输出节点的一平均电压；以及一重置电路，用以根据一时钟信号重置输出节点的一电压。本专利技术的另一方面提出一种操作方法，用于一电子电路，包括：将电子电路的一输出节点的一第一电压转换为一第一电流；将输出节点的一第二电压转换为一第二电流；根据一参考电压控制输出节点的一平均电压；以及根据一时钟信号周期性地重置输出节点的一电压。附图说明图1示出本专利技术一具体实施例的加法放大器示意图。图2示出本专利技术一具体实施例的n型跨导单元示意图。图3示出本专利技术一具体实施例的p型跨导单元示意图。图4示出本专利技术一具体实施例的共模反馈电路示意图。图5示出本专利技术一具体实施例的重置电路示意图。具体实施方式在本专利技术中，逻辑信号是一个具有两个反向状态的信号：「高」和「低」，逻辑信号的状态可被重新表述为「1」和「0」。为了简化，当一个逻辑信号是在「高」(「低」)状态时，我们可以简单地说明该逻辑信号是「高」(「低」)，或可替代地，逻辑信号为「1」(「0」)。逻辑信号是由电压实现。当电压高于(低于)接收并处理逻辑信号的逻辑设备相关的转态点(trip point)时，逻辑信号为「高」(「低」)。为了简化，相关的转态点被简称为逻辑信号的转态点。在本专利技术中，第一逻辑信号的转态点与第二逻辑信号的转态点未必是相同的。时钟信号为一周期性逻辑信号。如果逻辑信号为「高」(或「1」)，则被称为「生效」；如果逻辑信号为「低」(或「0」)，则被称为「失效」。如果第一逻辑信号的状态一直与第二逻辑信号的状态相反，第一逻辑信号可被称为第二逻辑信号的逻辑补偿。此外，也可以这么表示，第一逻辑信号与第二逻辑信号为互补。根据具体实施例，当电压信号包括以下标「+」标示的第一端电压与以下标「-」标示的第二端电压，即为差动信号，且电压信号等于第一端电压与第二端电压的电压差。例如：电压信号V1包括第一端电压V1+与第二端电压V1-，且电压信号V1等于V1+-V1-。同理，根据具体实施例，电流信号包括以下标「+」标示的第一支流与以下标「-」标示的第二支流，且电流信号等于第一支流与第二支流的电流差。根据具体实施例，当电流流入装置时，称该装置汲取电流；当电流流出装置时，称该装置流出电流。根据具体实施例，跨导单元为一种用以藉由接收电压信号并且输出电流信号而进行电压至电流转换的装置。n型跨导单元为一种使用n通道金属氧化物半导体晶体管(以下简称NMOS晶体管)进行电压至电流转换的跨导单元；p型跨导单元为一种使用p通道金属氧化物半导体晶体管(以下简称PMOS晶体管)进行电压至电流转换的跨导单元。需要注意的是，「gm」为此
中被广泛使用来表示「跨导」的符号，「gm」代表电压至电流转换的转移特性。图1示出本专利技术的具体实施例的加法放大器100的电路示意图。加法放大器100包括n型跨导单元110、第一p型跨导单元120、第二p型跨导单元130、共模反馈电路140及重置电路150。n型跨导单元110接收第一电压信号V1(包括V1+和V1-)并且汲取第一电流信号I1(包括I1+和I1-)。第一p型跨导单元120接收第二电压信号V2(包括V2+和V2-)并且流出第二电流信号I2(包括I2+和I2-)。第二p型跨导单元130接收第三电压信号V3(包括V3+和V3-)并且流出第三电流信号I3(包括I3+和I3-)。其中，V1、V2、V3、I1、I2与I3都是差动信号且各自包括第一端(标示为「+」)和第二端(标示为「-」)。第一电流信号I1从第一节点101和第二节点102被汲取。第二电流信号I2与第三电流信号I3分别流出至第一节点101和第二节点102。共模反馈电路140由参考电压VREF控制，且电性耦接至第一节点101和第二节点102。重置电路150电性耦接至第一节点101和第二节点102，且由时钟信号CK控制。加法放大器100更包括：第一电容C+与第二电容C-，以分别代表在第一节点101与第二节点102处的总电容负载。n型跨导单元110、第一p型跨导单元120及第二p型跨导单元130分别将第一电压信号V1、第二电压信号V2及第三电压信号V3转换为第一电流信号I1、第二电流信号I2及第三电流信号I3。第一电流信号I1、第二电流信号I2及第三电流信号I3在第一节点101和第二节点102处有效地加总并且被第一电容C+和第二电容C-积分。在一实施例中，加法放大器100为平衡电路，使得第一节点101处的总电容值等于第二节点102处的总电容值(包括寄生电容)。令第一节点
101处与第二节点102处的总电容值皆为CL。在数学上，输出电压信号VO由第一端电压VO+(第一节点101的电压)和第二端电压VO-(第二节点102的电压)的差值所定义。第一端电压VO+为流入第一节点101的净电流的积分除以第一节点101处的总电容值CL。第二端电压VO-为流入第二节点102的净电流的积分除以第二节点102处的总电容值CL。因此，可写成以下数学式： V O + ( t ) = 1 C L 本文档来自技高网...

【技术保护点】
一种电子电路，包括：一第一类型的一第一跨导装置，用以将一输出节点的一第一电压转换为一第一电流；一第二类型的一第二跨导装置，用以将该输出节点的一第二电压转换为一第二电流；一电性耦接共模反馈电路，电性耦接至该输出节点，用以根据一参考电压控制该输出节点的一平均电压；以及一重置电路，用以根据一时钟信号重置该输出节点的一电压。

【技术特征摘要】
2015.03.17 US 14/659,6761.一种电子电路，包括：一第一类型的一第一跨导装置，用以将一输出节点的一第一电压转换为一第一电流；一第二类型的一第二跨导装置，用以将该输出节点的一第二电压转换为一第二电流；一电性耦接共模反馈电路，电性耦接至该输出节点，用以根据一参考电压控制该输出节点的一平均电压；以及一重置电路，用以根据一时钟信号重置该输出节点的一电压。2.根据权利要求1所述的电子电路，其中，该第一跨导装置包括一对n型晶体管，该第二跨导装置包括一对p型晶体管。3.根据权利要求1所述的电子电路，其中，该电性耦接共模反馈电路包括：一对电阻，用以在该输出节点建立代表该平均电压的一感测电压；一晶体管，用以根据一反馈电压在该输出节点输出一校正电流；以及一运算放大器，用以根据该参考电压与该感测电压的差值输出该反馈电压。4.根据权利要求1所述的电子电路，其中，该重置电路包括一开关电路，用以在该时钟信号生效时，短路该输出节点的该电压。5.根据...

【专利技术属性】
技术研发人员：林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71